新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于壓控振蕩器(VCO)的高性能鎖相環(huán)(PLL)設(shè)

基于壓控振蕩器(VCO)的高性能鎖相環(huán)(PLL)設(shè)

作者: 時(shí)間:2012-02-19 來源:網(wǎng)絡(luò) 收藏
間距。

例如,頗受歡迎的OP27采用±15 V電源時(shí),IVR為±12.3 V。這意味著,輸入電壓至少需要與正負(fù)供電軌相差±2.7 V。對于單電源供電、寬輸入擺幅應(yīng)用,范圍低端的這種限制將使該放大器缺乏吸引力。如果使用雙電源設(shè)計(jì)方案,則運(yùn)算放大器的選擇范圍廣得多(而且可輕松解決輸入偏置問題)。如果必須采用單電源設(shè)計(jì),請使用具有軌到軌輸入擺幅的運(yùn)算放大器(但其中許多放大器可能具有較高的噪聲電壓特性)。因此,為獲得最佳效果,運(yùn)算放大器需要具有低噪聲電壓密度、低輸入偏置電流和軌到軌輸入,以便實(shí)現(xiàn)低相位噪聲、低雜散和單電源供電。表1列出了ADI公司的一些運(yùn)算放大器及其上述設(shè)計(jì)標(biāo)準(zhǔn)的相關(guān)特性。

表1. 建議在PLL有源環(huán)路濾波器中使用的運(yùn)算放大器

運(yùn)算放大器電壓噪聲,
f = 1 kHz (nV/√Hz)
電流噪聲,
f = 1 kHz (pA/√Hz)
輸入偏置電流(典型值)輸入電壓范圍,與低供電軌的間隙(V)VSUPPLY 最大電源電壓,單電源(V)
AD820160.82 pA–0.236
OP1843.90.460 nA036
AD8661120.10.3 pA–0.116
OP2730.410 nA+2.736
AD809928100 nA+1.312

運(yùn)算放大器的選擇取決于應(yīng)用。如果PFD雜散遠(yuǎn)離環(huán)路帶寬(例如在小數(shù)N分頻頻率合成器中),則可以選用雙極性結(jié)型晶體管輸入(BJT)運(yùn)算放大器,如OP184或OP27等。環(huán)路濾波器將會(huì)很好地衰減BJT的高輸入偏置電流所引起的PFD雜散,而且PLL可以充分利用BJT運(yùn)算放大器的低噪聲電壓密度特性。

如果應(yīng)用要求較小的PFD與環(huán)路帶寬比(例如在整數(shù)N分頻頻率合成器中),則應(yīng)折衷考慮噪聲與雜散水平;AD820和AD8661可能是較佳選擇。

值得注意的是,雖然有源濾波器往往會(huì)增加PLL的噪聲,但它能夠充當(dāng)緩沖器,在一些特定應(yīng)用中具有無源濾波器所不及的性能優(yōu)勢。例如,如果VCO調(diào)諧端口的泄漏電流較高,導(dǎo)致PFD雜散較高,則可以使用運(yùn)算放大器來降低雜散水平。運(yùn)算放大器的低阻抗輸出可輕松彌補(bǔ)調(diào)諧端口泄漏電流。

設(shè)計(jì)示例
考慮這樣一個(gè)例子,其中LO的規(guī)格要求如下:

  • 倍頻程調(diào)諧范圍:1000 MHz至2000 MHz
  • 相位噪聲要求:–142 dBc/Hz(1 MHz偏移)
  • 雜散:小于–70 dBc
  • 通道間隔:250 kHz
  • 鎖定時(shí)間:小于2 ms
  • 單電源:15 V或30 V

為在1-GHz頻帶上工作,同時(shí)滿足相位噪聲要求,有必要使用高壓VCO和有源環(huán)路濾波器。相位噪聲和雜散特性以及單電源限制,將決定運(yùn)算放大器的選擇。為了達(dá)到雜散要求,運(yùn)算放大器必須具有低輸入偏置電流,而為了實(shí)現(xiàn)最佳相位噪聲性能,運(yùn)算放大器必須具有低電壓噪聲。選擇JFET輸入運(yùn)算放大器可以兼顧以上兩個(gè)要求,例如AD8661,其輸入偏置電流為0.3 pA,電壓噪聲為12 nV/√Hz。該器件還能處理單電源要求。選擇RFMD UMS-2000-A16 VCO來滿足倍頻程范圍要求。

分頻器相關(guān)文章:分頻器原理
電荷放大器相關(guān)文章:電荷放大器原理
鑒相器相關(guān)文章:鑒相器原理
數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理


關(guān)鍵詞: 基于壓控振蕩器 鎖相環(huán)PLL

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉