新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于壓控振蕩器(VCO)的高性能鎖相環(huán)(PLL)設(shè)

基于壓控振蕩器(VCO)的高性能鎖相環(huán)(PLL)設(shè)

作者: 時(shí)間:2012-02-19 來(lái)源:網(wǎng)絡(luò) 收藏
IGHT: 0px; PADDING-LEFT: 0px; FONT-SIZE: 14px; PADDING-BOTTOM: 0px; MARGIN: 0px 0px 20px; COLOR: rgb(0,0,0); TEXT-INDENT: 2em; LINE-HEIGHT: 24px; PADDING-TOP: 0px">開(kāi)始設(shè)計(jì)時(shí),最好利用支持有源濾波器拓?fù)浣Y(jié)構(gòu)的ADIsimPLLTM工具進(jìn)行仿真。圖3所示為兩種推薦的濾波器類型;ADIsimPLL還支持其它配置。

PLL選擇ADF4150,它具有整數(shù)和小數(shù)兩種工作模式,提供2/4/8/16/32幾種輸出分頻器選項(xiàng),可覆蓋從2 GHz至31.25 MHz的連續(xù)頻率。ADF4150與圖2所示的ADF4350相似,但前者允許選擇外部VCO,適合需要滿足更嚴(yán)苛相位噪聲要求的應(yīng)用。在仿真過(guò)程中,PLL環(huán)路濾波器設(shè)置為20 kHz,以期減小運(yùn)算放大器的噪聲貢獻(xiàn),同時(shí)使PLL鎖定時(shí)間小于2 ms。

圖4所示為采用以下器件的仿真系統(tǒng)與測(cè)量系統(tǒng)噪聲(dBc)與頻率偏移關(guān)系曲線:ADF4150 PLL、UMS VCO和基于AD8661的濾波器。兩條曲線均顯示,由于有源環(huán)路濾波器增加的噪聲,約20 kHz時(shí)出現(xiàn)峰值噪聲–90 dBc,不過(guò)仍然實(shí)現(xiàn)了1 MHz偏移時(shí)–142 dBc/Hz的目標(biāo)。若要降低帶內(nèi)噪聲,可以使用OP184或OP27等噪聲更低的運(yùn)算放大器,但雜散會(huì)提高;或者將PLL環(huán)路帶寬降至20 kHz以下。

圖4. ADIsimPLL仿真性能與測(cè)量性能對(duì)比:AD8661用作PLL有源濾波器中的運(yùn)算放大器

圖5顯示,使用OP27時(shí)性能約改善6 dB。這種情況下,因?yàn)榄h(huán)路帶寬相對(duì)較窄,所以雜散并未顯著增加。進(jìn)一步降低帶寬可以改善100 kHz以下偏移的相位噪聲,但PLL鎖定時(shí)間會(huì)延長(zhǎng)。所有這些權(quán)衡考慮均可以在進(jìn)入實(shí)驗(yàn)室設(shè)計(jì)之前,利用ADIsimPLL模擬進(jìn)行測(cè)試。

圖5. 有源環(huán)路濾波器中使用AD8661與使用OP27的PLL測(cè)量性能對(duì)比

爆炸新聞:高壓PLL
以上討論都圍繞利用有源濾波器實(shí)現(xiàn)低壓PLL器件與高壓VCO接口而展開(kāi)。不過(guò),高壓PLL已經(jīng)出現(xiàn),因而使用有源濾波器的必要性大大降低。例如ADF4113HV PLL,它集成高壓電荷泵,歸一化相位本底噪聲為–212 dBc/Hz。對(duì)于該器件,PLL電荷泵輸出可以高達(dá)15 V,因此VCO之前可以使用更為簡(jiǎn)單的無(wú)源濾波器。歡迎轉(zhuǎn)載,本文來(lái)自電子發(fā)燒友網(wǎng)(http://www.elecfans.com)

該高壓PLL系列產(chǎn)品將會(huì)不斷擴(kuò)充,不久將會(huì)出現(xiàn)最大電壓為30 V的器件,以及具有高壓電荷泵的小數(shù)N分頻PLL。有關(guān)產(chǎn)品更新和新產(chǎn)品信息,請(qǐng)?jiān)L問(wèn)PLL網(wǎng)站。

集成VCO的寬帶寬PLL
另外可以用完全集成的高性能PLL,例如圖2所示的ADF4350等,代替有源濾波器與高壓VCO組合。這種情況下,VCO集成在芯片內(nèi)。采用多頻段VCO方法可以避免上述權(quán)衡考慮寬調(diào)諧范圍與低相位噪聲的問(wèn)題。ADF4350片內(nèi)集成三個(gè)獨(dú)立的VCO,每個(gè)VCO均有16個(gè)重疊子頻段,因而共有48個(gè)子頻段。每次更新頻率時(shí),就會(huì)啟動(dòng)自動(dòng)校準(zhǔn)程序,以選擇合適的VCO子頻段。

這真正體現(xiàn)出從分立式VCO設(shè)計(jì)轉(zhuǎn)向硅解決方案的優(yōu)勢(shì):在極小的面積上實(shí)現(xiàn)非常高的集成度,從而使設(shè)計(jì)更加靈活。例如,ADF4350同時(shí)集成了可編程輸出分頻器級(jí),可以覆蓋從137.5 MHz至4.4 GHz的頻率,這對(duì)于希望多種頻率和標(biāo)準(zhǔn)均采用同一設(shè)計(jì)的無(wú)線電設(shè)計(jì)師極具吸引力。

ADF4350采用5 mm2 LFCSP封裝,而標(biāo)準(zhǔn)VCO封裝為12.7 mm2。同時(shí)性能水平也接近分立設(shè)計(jì);相位噪聲在100 kHz偏移時(shí)為–114 dBc/Hz,在1 MHz偏移時(shí)為–134 dBc/Hz。(返回圖2)

基于壓控振蕩器(VCO)的高性能鎖相環(huán)(PLL)設(shè)

圖6. ADF4350 VCO中48個(gè)不同頻段的電壓與頻率關(guān)系圖

分頻器相關(guān)文章:分頻器原理
電荷放大器相關(guān)文章:電荷放大器原理
鑒相器相關(guān)文章:鑒相器原理
數(shù)字濾波器相關(guān)文章:數(shù)字濾波器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理

上一頁(yè) 1 2 3 4 下一頁(yè)

評(píng)論


技術(shù)專區(qū)

關(guān)閉