控制DS26528和DS26524的發(fā)送脈沖

t1和e1發(fā)送波形的可編程段
通過(guò)ds26528和ds26524的內(nèi)部寄存器，可以對(duì)發(fā)送脈沖的兩個(gè)主要屬性進(jìn)行控制：幅度和定時(shí)。t1和e1發(fā)送脈沖分為幾段，每段都可以單獨(dú)控制，以提供所要求的信號(hào)波形。圖1顯示了t1脈沖的分段，以及控制每一段的寄存器。圖2為e1脈沖的類(lèi)似信息。
t1和e發(fā)送波形的幅度控制
控制ds26528和ds26524發(fā)送脈沖幅度的方式有以下兩種:

調(diào)整dac增益
利用l1txlae寄存器的dac[3:0]位可同時(shí)對(duì)t1或e1電平進(jìn)行正向和負(fù)向調(diào)整。
局部波形電平調(diào)整
通過(guò)level adjustment寄存器中的wla[3:0]位，可對(duì)波形的特定段進(jìn)行微調(diào)。電平調(diào)整的步長(zhǎng)與設(shè)置的dac增益成比例。如果dac增益提高10%，則步長(zhǎng)也相應(yīng)增加10%。
t1和e1發(fā)送波形計(jì)定時(shí)控制
ds26528和ds26524發(fā)送脈沖的定時(shí)由level adjustment寄存器的cea[2:0]位控制，可以正向或負(fù)向調(diào)整各個(gè)邊沿，增量為tclk的1/32。

一般性建議
調(diào)整dac增益是控制發(fā)送脈沖幅度的最簡(jiǎn)單方法，因?yàn)橹恍薷囊粋€(gè)寄存器便可以控制整個(gè)波形。在進(jìn)行波形調(diào)整時(shí)首先調(diào)整dac增益，然后再調(diào)整各個(gè)獨(dú)立的level adjustment寄存器(如果需要的話(huà))，以獲得滿(mǎn)足要求的波形，這樣可以使總的調(diào)整步驟最少。
dac的最大輸出將受vdd的影響，vdd較低時(shí)，也許很難達(dá)到最大dac增益設(shè)置。改變vdd也會(huì)影響線(xiàn)驅(qū)動(dòng)器輸出級(jí)的最大電壓。

負(fù)值不用帶符號(hào)的整數(shù)表示，msb是標(biāo)志位，lsb代表幅度，與符號(hào)無(wú)關(guān)。例如，-3在wla[3:0]寄存器中表示為1011b (第3位為1代表負(fù)數(shù)，接下來(lái)三位011是數(shù)值大?。?)，而不是1101b (4位帶符號(hào)整數(shù))。

過(guò)沖(1) -- 寄存器l1txlaa wla[4:0]
時(shí)鐘沿(1ce) -- 寄存器l1txlaa cea[2:0]

(1ce) = 從過(guò)沖至平臺(tái)的時(shí)鐘沿跳變
平臺(tái)(2) -- 寄存器l1txlab wla[4:0]
時(shí)鐘沿(2ce) -- 寄存器l1txlab cea[2:0]

(2ce) = 從平臺(tái)至下降沿時(shí)鐘沿跳變
下沖(3) -- 寄存器l1txlac wla[4:0]
時(shí)鐘沿(3ce) -- 寄存器l1txlac cea[2:0]]

(3ce) = 下降沿至下沖(3)結(jié)束的時(shí)鐘沿
下沖(4) -- 寄存器l1txlad wla[4:0]
時(shí)鐘沿(4ce) -- 寄存器l1txlad cea[2:0]

(4ce) = 下沖結(jié)束(3)至下沖恢復(fù)(4)的時(shí)鐘沿
下沖(5) -- 寄存器l1txlac wla[4:0]

過(guò)沖(1) -- 寄存器l1txlaa wla[4:0]
時(shí)鐘沿(1ce) -- 寄存器l1txlaa cea[2:0]

(1ce) = 過(guò)沖至平臺(tái)的時(shí)鐘沿
平臺(tái)(2) -- 寄存器l1txlab wla[4:0]
時(shí)鐘沿(2ce) -- 寄存器l1txlab cea[2:0]

(2ce) = 平臺(tái)至下降沿的時(shí)鐘沿跳變
注意：
ei模式中未用到寄存器l1txac、l1txad和l1txae。

ds26528和ds26524的liu測(cè)試寄存器
表1提供了liu 1的寄存器地址和說(shuō)明，這些寄存器被復(fù)制為liu 2至8；
表2提供所有l(wèi)iu測(cè)試寄存器的地址。ds26524不包含liu 5至8

liu測(cè)試寄存器文件說(shuō)明
下文給出了liu 1的寄存器地址和說(shuō)明。這些寄存器被復(fù)制為liu 2 至8。所有l(wèi)iu測(cè)試寄存器的地址參見(jiàn)表2。

第7位至第3位: 發(fā)送波形輸出電平1調(diào)整(wla[4:0])，幅度從默認(rèn)值±360mv開(kāi)始調(diào)整。

第7位 = 符號(hào)位(1 表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如: lsb步長(zhǎng)為24mv
第2位至第0位: 時(shí)鐘沿調(diào)整(cea[2:0])，時(shí)鐘沿從默認(rèn)值移動(dòng)±32x-clk。

<2> = 符號(hào)位(1 表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

第7位至第3位: 發(fā)送波形輸出電平2調(diào)整(wla[4:0])，幅度從默認(rèn)值±360mv開(kāi)始調(diào)整。

第7位 = 符號(hào)位(1 表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如：lsb步長(zhǎng)為24mv
第2位至第0位: 時(shí)鐘沿調(diào)整(cea[2:0])，時(shí)鐘沿從默認(rèn)值移動(dòng)±32x-clk。

<2> = 符號(hào)位 (1 表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

第7位至第3位: 發(fā)送波形輸出電平3調(diào)整(wla[4:0])。在±360mv范圍內(nèi)調(diào)整默認(rèn)幅度。

第7位 = 符號(hào)位(1 表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如: lsb步長(zhǎng)為24mv
第2至0: 時(shí)鐘沿調(diào)整(cea[2:0])。時(shí)鐘沿從默認(rèn)值移動(dòng)±32x-clk。

<2> = 符號(hào)位(1 表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

第7位至3: 發(fā)送波形輸出電平4調(diào)整(wla[4:0])，幅度從默認(rèn)值±360mv開(kāi)始調(diào)整。

第7位 = 符號(hào)位(1 表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如: lsb步長(zhǎng)為24mv
第2至0: 時(shí)鐘沿調(diào)整(cea[2:0])。時(shí)鐘沿從默認(rèn)值移動(dòng)±32x-clk。

<2> = 符號(hào)位(1 表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

第7位至4: 發(fā)送波形輸出電平4調(diào)整(wla[4:0])，幅度從默認(rèn)值±360mv開(kāi)始調(diào)整。

第7位 = 符號(hào)位(1 表示負(fù))
第6位至第4位 = 數(shù)值(無(wú)符號(hào))
例如: lsb步長(zhǎng)為24mv
第3位至第0位: dac增益調(diào)整(dac[3:0])，修改dac增益的設(shè)置如下。

t1和e1發(fā)送波形數(shù)據(jù)
以下數(shù)據(jù)由ds26528dk得出，能夠代表ds26528和ds26524的預(yù)期結(jié)果。提供這些數(shù)據(jù)是為了作為一個(gè)參考，幫助設(shè)計(jì)者了解如何利用level adjustment寄存器控制t1和e1發(fā)送脈沖的幅度和定時(shí)，以及能夠控制的范圍。這些數(shù)據(jù)在室溫以及3.3v vdd條件下獲得。