嵌入式微控制器MC68HC912B32背景調試模式設計及實現(xiàn)

隨著flash技術在微處理器上的廣泛應用，使單片機在開發(fā)和應用手段上有了革命性的變化，從傳統(tǒng)的仿真器（ice）到目前流行的jtag，設計人員在不斷尋找一種移植性更高、更易操作、費用更低的開發(fā)手段。使用傳統(tǒng)的仿真器進行嵌入式開發(fā)時，通常調試工具會受價格和煩瑣的操作所限制，但是隨著微處理器制造工藝的提高及flash技術的發(fā)展，一些高端微處理器（如cpu12/16/32、powerpc、coldfire等）內部已經包含了用于調試的微代碼，并可以通過背景調試模式bdm（background debug mode）進行調試，由于這種方法省去了仿真器，因此避免了高頻操作、交直流電不匹配等問題，隨著bdm標準的不斷規(guī)范和普及，用bdm調試模式進行嵌入式開發(fā)已經成為一種首選。

mc68hc912b32（以下簡稱b32）是由freescale公司推出的一款基于cpu12核心的16位嵌入式mcu。它具有體積小、功耗小、功能多等優(yōu)點，主要用于汽車電子、工業(yè)控制、醫(yī)療設備等領域，它是freescale公司較早提供的一款背景調試模式的16位mcu。背景調試模式是freescale公司自定義的片上調試規(guī)范。

1 背景調試模式介紹

bdm是由freescale半導體公司推出的一種單線（single wire）調試方式，是目前單片機普通采用的調試方式之一。其他公司的嵌入式處理器也有類似的調試方式，如amd公司的x86μp系列微處理器提供的amdebug調試方式等。

bdm調試方式為開發(fā)人員提供了底層的調試手段，開發(fā)人員可以通過它初次向目標板下載程序，同時也可以通過bdm調試器對目標板mcu的flash進行寫入、擦除等操作，用戶也可以通過它進行應用程序的下載和在線更新、在線動態(tài)調試和編程、讀取cpu各個寄存器的內容、單片機內部資源的配置與修復、程序的加密處理等操作，而這些僅需要向cpu發(fā)送幾個簡單的指令就可以實現(xiàn)，從而使調試軟件的便攜變得非常簡單，通常自己就可以編寫，bdm硬件調試插頭的設計也非常簡單，關鍵是要滿足通信時序關系和電平轉換要求。

目前常用的標準bdm調試插頭如圖1所示，各個引腳信號的定義如表1所示。

2.1 總體概述

以cpu12為內核的mcu的運行模式有單片方式（single chip）和擴展方式（expanded mode）兩種。運行模式主要由bkgd、modb和moda引腳的狀態(tài)決定，各個模式與引腳狀態(tài)間的關系見表2。單片模式又分普通單片模式（normal single chip）和特殊單片模式（special single chip）兩種，而只有在特殊模式下bdm才能被激活，因此特殊單片模式又稱bdm模式。圖2為pc機通過bdm插頭與目標機相連。

2.2 bdm指令介紹

bdm有兩類指令。一類是在一般運行模式下可以直接執(zhí)行的，被稱為硬件指令（hardware command）；另一類則是只能在bdm模式下執(zhí)行的程序，這些程序在進入bdm模式后被固化在地址為﹩ff00－﹩ffff的rom中，被稱為固件指令（firmware command）。

因為bdm控制模塊不在cpu中，所以bdm硬件指令可以在cpu正常運行時被并行執(zhí)行，其他bdm指令是基于固件的，必須在cpu處于bdm模式下才能執(zhí)行。硬件指令允許讀寫目標系統(tǒng)內（包括片內ram、eeprom、i/o控制寄存器等）的所有內存。硬件指令可以不在bdm模式下執(zhí)行，表3列出了bdm模塊常用的硬件指令。

固件指令必須在hc12單片機的bdm rom中執(zhí)行，且cpu必須在bdm模式下才能執(zhí)行，通常使用硬件指令background使cpu進入bdm模式，當bdm被激活時，bdm rom就被分配到地址空間：﹩ff20－﹩ffff，同時7個bdm寄存器被分配到地址空間：﹩ff00－﹩ff06，此時cpu就可以通過執(zhí)行rom中的代碼完成相應的固件指令操作。表4列出了bdm的7個寄存器，表5介紹了常用的3個固件指令。

2.3進入bdm模式

下面介紹使目標機進入bdm模式的兩種常用方法。

方法1：將目標機的bkgd引腳拉低，然后給目標機的reset引腳加低電平，即給目標機復位，復位脈沖要足夠寬，至少要大于目標機的512個時鐘周期。本文采用freescale公司的8位微處理器mc68hc908jb8（簡稱jb8）制作bdm調試頭，用其pta0和pta1口控制目標機的reset和bkgd引腳，此方法通過軟件編程的方式進入bdm模式。

方法2：通過硬件跳線的方式將bkgd置低電平，在目標機復位后再將bkgd置高電平，以進入目標機的bdm模式。進入bdm模式后，帶有bdm程序的片內專用rom將flash的﹩ff00－﹩ffff替換，此空間在普通單片方式下存放中斷向量。該方法僅通過硬件跳線的方式進入bdm模式。

3 b32的bdm調試系統(tǒng)設計

3.1 bdm調試其系統(tǒng)硬件設計

該bdm調試器的bkgd和reset信號分別由jb8單片機的i/o口pta1、pta0提供。雙方通信引腳使用漏極開路驅動（或稱線或）的方式，平時靠上拉電阻維持高電平。flash編程電源vfp由max662提供，max662是一款專門提供12v flash編程電壓的芯片。max662外圍電路原理圖如圖3，bdm調試插頭電路原理圖如圖4。

3.2 bdm調試器系統(tǒng)軟件設計

cpu12的bdm通信協(xié)議也稱為單線通信協(xié)議。下面按照該協(xié)議，以jb8作為主控制芯片詳細介紹b32的bdm調試系統(tǒng)的軟件設計。在程序開始前，需要宏定義一些常量以方便下面程序的調用。具體的宏定義有：

3.2.1 調用讀寫匯編子程序

通過調用讀寫匯編子程序，可以讀取和發(fā)送一個字節(jié)，具體函數(shù)如下：

調用寫子程序的輸入參數(shù)是需要被寫的一個字節(jié)，調用讀子程序的返回參數(shù)是讀取到的一個字節(jié)。

3.2.2 讀寫匯編子程序

主機方以下降沿通知目標機方的bkgd端，位通信開始，每一位傳輸至少需要16個時鐘周期。具體過程如下：

主機首先拉低bkgd引腳，并時低電平維持時間不短于512個時鐘周期，目標機探測到下降沿信號后清命令寄存器，同時等待接收主機的bdm命令。

主機寫位0到目標機bkgd端的操作為：主機拉低目標機的bkgd端不少于12個時鐘周期，目標機在探測到低電平以后的第10個周期對bkgd采樣，讀入該位的0。

主機寫位1到目標機bkgd端的操作為：主機拉低目標機的bkgd端2－4個時鐘周期后釋放bkgd端，使之為高電平，目標機在探測到低電平以后的第10個周期對bkgd采樣，讀入該位的1。

下面是寫一個字節(jié)的匯編代碼：


主機讀目標機bkgd端的信息時，主機拉低目標機bkgd端2－4個周期后釋放bkgd端，然后定義該引腳為輸入狀態(tài)，讀取bkgd端的電平，如果目標機輸出為0電平，則繼續(xù)拉低bkgd端，從探測到主機拉低bkgd端起持續(xù)13個時鐘周期，所以主機的讀操作應在從拉低bkgd線算起的13個時鐘周期內完成，對于目標機輸出為1的情況，無需目標機輸出高電平，因為bkgd端已用電阻上拉，只需定義該引腳為輸入，則自然會使之為1。

下面是讀取一個字節(jié)的匯編代碼：

對于硬件命令，命令之間間隔要大于150個時鐘周期，對于固件命令，送出讀命令到讀取數(shù)據(jù)之間要延遲32個時鐘周期，寫命令后面可緊跟需要寫的數(shù)據(jù)，但與下一條命令之間要間隔32個時鐘周期。

3.2.3 測試程序

為了測試以上程序的正確性，特用vc6.0編寫了一個計算機端的測試程序。該程序通過串口與jb8通信，以完成對b32 flash的讀寫和擦除。由于源代碼較長，限于篇幅不在此列出。