串行輸入電壓輸出的14位DAC數(shù)模轉(zhuǎn)換器芯片AD5551/AD5552
加入技術(shù)交流群
摘要：美國ADI公司生產(chǎn)的數(shù)模轉(zhuǎn)換器AD5551/AD5552是一種串行輸入電壓輸出的DAC，具有14位分辨率，并具有施密觸發(fā)輸入和快速穩(wěn)定時間等特點?？捎糜谧詣涌刂?、數(shù)據(jù)獲取和工業(yè)過程控制系統(tǒng)中。
關(guān)鍵詞：DAC 3線串行接口 施密特觸發(fā) AD5551/AD5552
1 概述
AD5551/AD5552是單極電源、14位分辨率、串行輸入、電壓輸出的數(shù)模轉(zhuǎn)換器，它們采用了多功能3線接口技術(shù)，能與SPI、QSPI、MICROWIRE和DSP接口兼容。該DAC的無緩沖輸出減少了輸出緩沖所引起的功耗和偏離誤差。AD5552有一個外部運算放大器，能夠在雙極模式下工作，具有±VREF的輸出電壓擺范圍。其主要特點如下：
●單電源運算，可在5V±10%單極電壓下工作；
●功耗低，5V情況下通常為1.5mW；
●采用3線串行接口；
●具有驅(qū)動60Ω負載的無緩沖輸出能力，能減少輸出緩沖而引起的功耗；
●內(nèi)含加電復(fù)位電路系統(tǒng)。
圖1和圖2分別是AD5551/AD5552的引腳圖，表1是AD5551/AD5552的引腳功能說明。
表1 AD5551/AD5552的引腳功能
| 引腳名 | 引腳號 | 描 述 | |
| AD5551 | AD5552 | ||
| RFB | 1 | 反饋電阻。在雙極模式時與外置大器輸出相連 | |
| VOUT | 1 | 2 | DAC的模擬輸出電壓 |
| AGNDF | 2 | 3 | 模擬電路系統(tǒng)的接地參考點（壓力） |
| AGNDS | 2 | 4 | 模擬電路系統(tǒng)的接地參考點（溫度） |
| VREFS，VREFF | 3 | 5,6 | DAC的電壓參考輸入。與2V～VDD的外部參考電壓相連 |
| CS | 4 | 7 | 有源低邏輯輸入信號。該片選信號可用來限制串行數(shù)據(jù)輸入 |
| SCLK | 5 | 8 | 時鐘輸入。數(shù)據(jù)在SCLK的上升沿被時鐘引入輸入寄存器 |
| NC | 9 | 懸空引腳 | |
| DIN | 6 | 10 | 串行數(shù)據(jù)輸入 |
| LDAC | 11 | LDAC輸入。當輸入為低電位時，DAC寄存器同時更新為輸入寄存器的內(nèi)容 | |
| DGND | 7 | 12 | 數(shù)字地。數(shù)字電路系統(tǒng)的接地參考 |
| INV | 13 | 與DAC的內(nèi)部電阻相連。在雙極模式下，該引腳也外部運放的轉(zhuǎn)置輸入端相連 | |
| VDD | 8 | 14 | 模擬電壓源。5V±10% |
2 與微處理器的接口電路
AD5551/AD5552與微處理器的接口通常采用與DSP處理和微控制器協(xié)議標準相兼容的串行總線相連。其會話通道需要一個由時鐘信號、數(shù)據(jù)信號和同步信號組成的3線接口。AD5551/AD5552需要在SCLK的上升沿引入有效的14位數(shù)據(jù)字。當所有數(shù)據(jù)時鐘引入時，DAC能自動更新數(shù)據(jù)，否則它將在LDAC的控制下更新（只對AD5552而言）。
2.1 與ADSP2101/ADSP2103的接口
圖3是AD5551/AD5552與ADSP2101/ADSP2103之間的串行接口示意圖。利用該電路可通過串行端口控制寄存器對ADSP2101/ADSP2103進行編程。ADSP2101/ADSP2103被配置成內(nèi)部時鐘、低電平幀信號和16位字長。由于AD5551/AD5552只保留最后14位，所以前兩位不用考慮。在串行端口開始工作后，可通過給Tx寄存器寫入一個字開始發(fā)送數(shù)據(jù)庫。由于邊沿觸發(fā)的相位相反，所以在DSP和DAC的SCLK端口之間需要一個反相器。
2.2 與80C51/80L51的接口
圖4是AD5551/AD5552和80C51/80L51之間的串行數(shù)據(jù)接口電路。圖中，微控制器的TxD引腳用于驅(qū)動AD5551/AD5552的SCLK引腳，同時RxD驅(qū)動DAC的串行數(shù)據(jù)線。P3.3既可用來驅(qū)動CS引腳，又可在串行端口上編程。
80C51/80L51開始時提供的是最低有效位，但AD5551/AD5552希望開始時得到14位字的最高有效位。傳送數(shù)據(jù)時應(yīng)考慮這一點。通常這可用軟件來實現(xiàn)。在輸入DAC之前，應(yīng)將每一位移出數(shù)據(jù)按正確順序排列好。由于DAC只保留最后14位字，所以80C51的前兩位在重新調(diào)整后不用考慮。
當數(shù)據(jù)開始傳送到DAC時，PC3.3為低電平。RxD上的數(shù)據(jù)TxD下降沿有效。由于DAC時鐘數(shù)據(jù)在串行時鐘的上升沿時進入輸入移位寄存器，所以TxD的時鐘必須翻轉(zhuǎn)。由于在傳送周期僅出現(xiàn)8個時鐘不降沿，所以80C51/80L51應(yīng)按8位字節(jié)來傳輸數(shù)據(jù)。因為DAC需要14位字且P3.3（或其他可編程引腳）可作為DAC的CS引腳輸入信號，因此，P3.3在2×8位字的16位寫周期的開始為低電平，并保持低電平到2×8位寫周期完成，在這之后P3.3變?yōu)楦唠娖讲⑼瓿蒁AC的新數(shù)據(jù)讀入。同樣，在數(shù)據(jù)重新調(diào)整之后，前兩位不用考慮。通過使用另外一個可編程引腳P3.4，可使AD5552的引腳由80C51/80L51的串行端口輸出來控制。
3 AD5551/AD5552的應(yīng)用電路
3.1 光耦合接口電路
AD5551/AD5552的數(shù)字輸入為施密特觸發(fā)，適用于緩慢傳送的數(shù)據(jù)輸入。因此，它們能夠適用需要DAC通過光耦合器與控制器隔離的工業(yè)應(yīng)用中。圖5是一個應(yīng)用接口電路示意圖。
3.2 譯碼多個AD5551/AD5552
AD5551/AD5552的CS引腳可用來選擇任何一種CS。所有裝置均可接收同樣的串行時鐘和數(shù)據(jù)，但只有其中一個裝置在某個時刻接收CS信號。DAC的地址由譯碼器決定，可在數(shù)字輸入線上產(chǎn)生一些數(shù)字反饋。采用脈沖時鐘可以降低模擬通道數(shù)字反饋的影響。圖6是這種應(yīng)用的典型電路。
評論