低噪聲、高通過率模數(shù)轉(zhuǎn)換器AD7731

1. 概述
　　
　　AD7731是美國ADI公司開發(fā)的具有低噪聲、高通過率等特性的∑－Δ模數(shù)轉(zhuǎn)換器。它可直接接收來自傳感器的輸入信號，適合于測量具有廣泛動態(tài)范圍的低頻信號，可廣泛應(yīng)用于應(yīng)變測量、溫度測量、壓力測量及工業(yè)過程控制等領(lǐng)域。
　　
　　AD7731可以作為過程控制應(yīng)用的完整模擬前端，其獨特的前端增益可編程功能允許AD7731直接接受來自傳感器(如壓力傳感器或溫度傳感器)的各種范圍的輸入信號。AD7731采用三線模式串行接口，易于與微處理器或數(shù)字信號處理器接口，可廣泛應(yīng)用于數(shù)據(jù)采集系統(tǒng)和可編程邏輯控制系統(tǒng)。AD7731內(nèi)含12個片內(nèi)寄存器，通過串行口訪問這些片內(nèi)寄存器可以靈活設(shè)置器件的工作方。

　　AD7731具有如下特性：
　　
　　●分辨率高，AD7731采用先進(jìn)的∑－Δ結(jié)構(gòu)，能夠獲得24位分辨率；輸出頻率為800Hz時，仍可獲得16位的分辨率；
　　●輸入動態(tài)范圍廣，采用緩沖差分輸入，具有三個差分輸入通道或五個單端輸入通道；
　　●采用單電源供電；
　　●片內(nèi)數(shù)字濾波器的截止頻率可編程；
　　●內(nèi)置可編程增益放大器(PGA)；
　　●通道順序可工作于FASTStep模式下；
　　●輸出頻率可編程，最高可達(dá)6.4kHz；
　　●±0.0015％非線性；
　　●AD7731具有比傳統(tǒng)的高分辨率模數(shù)轉(zhuǎn)換器更高的抗噪聲能力。
　　
　　AD7731的封裝形式有三種：24腳塑料DIP封裝、24腳SOIC封裝和24腳TSSOP封裝。圖1中標(biāo)出了各主要引腳的功能和引腳號。表1給出了AD7731的引腳功能說明。

2. 工作原理
　　
　　AD7731的內(nèi)部結(jié)構(gòu)功能框圖如圖1所示，從圖1可以看出：AD7731內(nèi)部包含Σ－ΔADC、靜態(tài)RAM的定標(biāo)微控制器、寄存器組、時鐘振蕩電路、數(shù)字濾波器和雙向串行通訊端口等。

　　AD7731的可編程功能是通過12個片內(nèi)寄存器來控制的，而對這些寄存器的訪問則是通過串行接口來進(jìn)行的。通過設(shè)置片內(nèi)寄存器可以方便地控制AD7731的所有功能，并且還可以從片內(nèi)寄存器中獲取重要的狀態(tài)信息以及模數(shù)轉(zhuǎn)換結(jié)果。

3. 應(yīng)用舉例
　　
　　由于AD7731模擬輸入和參考輸入都是差分輸入，因此在模擬調(diào)制器上的大多數(shù)電壓是共模電壓。AD7731杰出的共模抑制功能可以濾除所有輸入上的共模噪聲。它的模擬電路和數(shù)字電路的供電電源是相互獨立的，而且分別有相應(yīng)的外部引腳，這樣可以使模擬部分和數(shù)字部分的耦合最小化。數(shù)字濾波器能夠有效濾除供電電源上的寬帶噪聲(除了在調(diào)制器取樣頻率的整數(shù)倍上)。倘若噪聲源不使模擬調(diào)制飽和，數(shù)字濾波器也能起到把噪聲從模擬輸入和參考輸入上濾除的作用。因此，AD7731具有比傳統(tǒng)的高分辨率模數(shù)轉(zhuǎn)換器更高的抗噪聲能力。此外片內(nèi)PAG允許AD7731處理從20mV到1.28V到模擬輸入電壓范圍。因此AD7731可直接處理來自傳感器的信號，非常適合于低帶通、高分辨率的數(shù)據(jù)采集系統(tǒng)。

　　圖2是利用AD7731模數(shù)轉(zhuǎn)換器與8XC51單片機構(gòu)成的一個高精度數(shù)據(jù)采集系統(tǒng)的電路連接原理圖。由于8XC5單片機1是工作在模式0串行接口模式下，其串行接口只包含一條數(shù)據(jù)線，因此AD7731的兩個引腳DATA OUT 和DATA IN必須連接在一塊，且在串行通信時AD7731必須采用連續(xù)讀取操作模式。如果要判斷數(shù)據(jù)寄存器的內(nèi)容是否已經(jīng)更新，可以采用以下兩種方案之一：(1) 通過軟件編程的方法，監(jiān)測狀態(tài)寄存器的RDY位的狀態(tài)。(2)增加接口線，監(jiān)測來自AD7731的 輸出線的狀態(tài)。可以將RDY與8XC51端口中的一個(如P1.0輸入端)進(jìn)行連接，利用該端口位決定RDY的狀態(tài)。也可以利用8XC51的一個輸出端口(如P1.1) 控制AD7731的片選信號。此外，如果AD7731的模擬輸入端的模擬輸入電壓均為正極性，則整個系統(tǒng)的電源可以只由單個5V提供。
　　
　　由于AD7731上的串行時鐘在數(shù)據(jù)傳輸之間為高電平，因此必須把AD7731的POL輸入引腳硬連接為邏輯高電平。此外需注意AD7731與8XC51的數(shù)據(jù)字傳輸順序是相反的，即在寫操作中8XC51首先輸出低有效字節(jié)，而AD7731總是先接受高有效字節(jié)，因此在數(shù)據(jù)被寫入AD7731的輸出串行寄存器之前必須重新安排數(shù)據(jù)的傳輸順序；與此類似，在讀操作中AD7731首先輸出高有效字節(jié)，而8XC51先接受低有效字節(jié)，因此，來自AD7731的數(shù)據(jù)在載入8XC51的累加器之前也必須重新安排數(shù)據(jù)的傳輸順序。