新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 單片機(jī)電子電路的抗干擾設(shè)計(jì)

單片機(jī)電子電路的抗干擾設(shè)計(jì)

作者: 時(shí)間:2014-01-16 來源:網(wǎng)絡(luò) 收藏

3 提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲 的拾取,以及從不正常狀態(tài)盡快恢復(fù)的方法。

提高敏感器件抗干擾性能的常用措施如下:

(1)布線時(shí)盡量減少回路環(huán)的面積,以降低感應(yīng)噪聲。

(2)布線時(shí),電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦 合噪聲。

(3)對(duì)于閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置 端在不改變系統(tǒng)邏輯的情況下接地或接電源。

(4)對(duì)使用電源監(jiān)控及看門狗電路,如:IMP809,IMP706,IMP813,X25043,X25045等,可大幅度提高整個(gè)電路的抗干擾性能。

(5)在速度能滿足要求的前提下,盡量降低的晶振和選用低速數(shù)字 電路。

(6)IC器件盡量直接焊在電路板上,少用IC座。

我先說說我在這方面的經(jīng)驗(yàn)吧!不當(dāng)之處請(qǐng)指正,有好經(jīng)驗(yàn)與心得也請(qǐng)大方貢獻(xiàn)!

軟件方面:

1、我習(xí)慣于將不用的代碼空間全清成“0”,因?yàn)檫@等效于NOP,可在程序跑飛時(shí)歸位;

2、在跳轉(zhuǎn)指令前加幾個(gè)NOP,目的同1;

3、在無硬件WatchDog時(shí)可采用軟件模擬WatchDog,以監(jiān)測(cè)程序的運(yùn)行;

4、涉及處理外部器件參數(shù)調(diào)整或設(shè)置時(shí),為防止外部器件因受干擾而出錯(cuò)可定時(shí)將參數(shù)重新發(fā)送一遍,這樣可使外部器件盡快恢復(fù)正確;

5、通訊中的抗干擾,可加數(shù)據(jù)校驗(yàn)位,可采取3取2或5取3策略;

6、在有通訊線時(shí),如I^2C、三線制等,實(shí)際中我們發(fā)現(xiàn)將Data線、CLK線、INH線常態(tài)置為高,其抗干擾效果要好過置為低。

硬件方面:

1、地線、電源線的部線肯定重要了!

2、線路的去偶;

3、數(shù)、模地的分開;

4、每個(gè)數(shù)字元件在地與電源之間都要104電容;

5、在有繼電器的應(yīng)用場(chǎng)合,尤其是大電流時(shí),防繼電器觸點(diǎn)火花對(duì)電路的干擾,可在繼電器線圈間并一104和二極管,在觸點(diǎn)和常開端間接472電容,效果不錯(cuò)!

6、為防I/O口的串?dāng)_,可將I/O口隔離,方法有二極管隔離、門電路隔離、光偶隔離、電磁隔離等;

7、當(dāng)然多層板的抗干擾肯定好過單面板,但成本卻高了幾倍。

8、選擇一個(gè)抗干擾能力強(qiáng)的器件比之任何方法都有效,我想這點(diǎn)應(yīng)該最重要。


上一頁 1 2 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉