ARM-WinCE分布式系統(tǒng)平臺的時鐘同步設計

1 IEEE1588協(xié)議原理

IEEE1588的全稱是“網(wǎng)絡測量和控制系統(tǒng)的精密時鐘同步協(xié)議標準”，簡稱精確時鐘協(xié)議(Precision Time Protocol，PIP)。IEEE1588協(xié)議是通用的提升網(wǎng)絡系統(tǒng)定時同步能力的規(guī)范，在起草過程中主要參考以太網(wǎng)來編制，使分布式通信網(wǎng)絡能夠具有嚴格的定時同步，并且應用于工業(yè)自動化系統(tǒng)。基本構思是通過硬件和軟件將網(wǎng)絡設備(客戶機)的內(nèi)時鐘與主控機的主時鐘實現(xiàn)同步，提供同步建立時間小于10μs的運用，與未執(zhí)行IEEE1588協(xié)議的以太網(wǎng)延遲時間1000μs相比，整個網(wǎng)絡的定時同步指標有顯著的改善。

IEEE1588時鐘協(xié)議在進行時鐘同步時，主時鐘設備按照一定的時間間隔(一般為2 s)周期性地以廣播方式發(fā)送同步報文(Sync)和同步跟隨報文(FollowUp)，且在FollowUp報文中記錄Sync報文的發(fā)送時間戳t1，而從時鐘設備接收Syne報文記錄接收時間戳為t2；然后，從時鐘設備節(jié)點定期發(fā)送延遲請求報文(Delay_Req)(一般4～60 s發(fā)送一次)，并記錄其發(fā)送時間戳t3，主時鐘設備接收判延遲請求后，記錄接收時間戳t4，并給相應從節(jié)點發(fā)送延遲請求響應報文(Delay_Resp)，該報文信息中包古時間戳t4。通過得到的4個時間戳，可以計算出主從時鐘之間的偏移量Toffset和網(wǎng)絡傳輸?shù)木€路延遲ms_delay，其過程如圖1所示。



得到了從時鐘與主時鐘之間的時間偏移值，就可以采用適當?shù)恼{(diào)節(jié)算法來調(diào)節(jié)從時鐘，最終使得從時鐘與主時鐘同步。從時鐘并不是每個同步周期都需要進行時間同步，而是根據(jù)從時鐘與主時鐘之間的時間偏移值等時間信息來決定是否需要進行時間同步。當主從時鐘之間建立起穩(wěn)定的同步關系后，從時鐘還需周期性地監(jiān)聽來自主時鐘發(fā)布的Sync報文，一旦出現(xiàn)主從時鐘之間不處于時間同步的狀態(tài)，就重新進行上述的時間同步過程，直到重新達到主從時鐘之間的時間同步。

IEEE1588協(xié)議的運行是由時間戳驅(qū)動的，時鐘同步精度主要歸結為時間戳的定時精度。IEEE1588使用UDP協(xié)議發(fā)送網(wǎng)絡同步報文，基于UDP協(xié)議傳輸?shù)倪^程都是在TCP／IP協(xié)議模型下進行數(shù)據(jù)包的逐層封裝和傳遞的。要使時鐘獲得的報文發(fā)送時間和報文接收時間相對精確、穩(wěn)定，且把發(fā)送延遲和接收延遲不相等這種因素對計算傳播延遲產(chǎn)生的影響減小到最低，最好的解決辦法就是在TCP／IP協(xié)議棧的底層即物理層對同步報文標記時間戳，標記時間戳的操作越接近物理層，計算得到的主從時鐘的時間偏移量和傳播線路延遲就越準確。要實現(xiàn)這一目的就必須加入專門的硬件設備。美國國家半導體公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精確時鐘協(xié)議硬件支持功能的以太網(wǎng)收發(fā)器。芯片內(nèi)置高精度IEEE1588時鐘，并具有由硬件執(zhí)行的時間戳標記功能，可為接收及發(fā)送信息包加入時間標記。采用DP83640的同步系統(tǒng)，可獲得納秒級的同步精度。