基于PXA255設(shè)計(jì)的圖像采集傳輸系統(tǒng)

3 系統(tǒng)主要模塊的工作原理及實(shí)現(xiàn)

3.1 FPGA圖像采集的實(shí)現(xiàn)

OV9650的數(shù)據(jù)輸出采用Bayer原始數(shù)據(jù)輸出格式，每個(gè)象素同時(shí)只輸出一種顏色。奇數(shù)掃描行輸出RGRG…，偶數(shù)掃描行輸出GBGB…。FPGA負(fù)責(zé)圖像傳感器數(shù)據(jù)的采集。

上電后，系統(tǒng)首先對(duì)CMOS圖像采集芯片進(jìn)行初始化，以確定其工作模式。這些參數(shù)受OV9650內(nèi)部相應(yīng)寄存器值的控制。FPGA通過(guò)控制SCCB總線來(lái)完成參數(shù)的配置。

系統(tǒng)配置完畢后，便可進(jìn)行圖像數(shù)據(jù)的采集。圖4和圖5是數(shù)據(jù)采集與輸出的時(shí)序圖。其中VSYNC是場(chǎng)同步信號(hào)。HREF是水平同步信號(hào)。PCLK是象素?cái)?shù)據(jù)輸出同步信號(hào)。HREF為高時(shí)即可開始有效數(shù)據(jù)采集，而PCLK下降沿的到來(lái)則表明數(shù)據(jù)的產(chǎn)生，PCLK每出現(xiàn)一個(gè)下降沿，系統(tǒng)便傳輸一位數(shù)據(jù)。在HREF為高電平期間，系統(tǒng)共可傳輸640位數(shù)據(jù)。在一幀圖像中，即VSYNC為低電平期間，HREF會(huì)出現(xiàn)480次高電平。而下一個(gè)VSYNC信號(hào)上升沿的到來(lái)則表明分辨率640×480的圖像采集過(guò)程的結(jié)束。

3.2 FPGA與ARM的數(shù)據(jù)交換

FPGA內(nèi)部用一個(gè)8 KByte雙口SRAM作為圖像存儲(chǔ)區(qū)。為了實(shí)現(xiàn)圖像數(shù)據(jù)的實(shí)時(shí)采集與處理，應(yīng)使圖像數(shù)據(jù)的采集與外部圖像數(shù)據(jù)的讀取同時(shí)進(jìn)行。因此本系統(tǒng)采用雙緩存結(jié)構(gòu)。實(shí)現(xiàn)方法是把8 KB的SRAM劃分成兩個(gè)大小為4 KB的SRAM(設(shè)為SRAM1和SRAM2)，每片SRAM一次存儲(chǔ)六行圖像數(shù)據(jù)。這樣，在同一時(shí)刻，一片可用于存儲(chǔ)圖像數(shù)據(jù)，另一片可用于外部ARM對(duì)圖像數(shù)據(jù)的讀取。兩塊SRAM存儲(chǔ)區(qū)乒乓式切換。當(dāng)圖像數(shù)據(jù)寫滿SRAM1時(shí)，F(xiàn)PGA向ARM發(fā)送一個(gè)中斷信號(hào)，之后，ARM響應(yīng)中斷并讀取SRAM1中的圖像數(shù)據(jù)，同時(shí)將其寫入到SDRAM中。之后，圖像傳感器的數(shù)據(jù)將寫入SRAM2，當(dāng)圖像數(shù)據(jù)寫滿SRAM2時(shí)，F(xiàn)PGA也向ARM發(fā)送一個(gè)中斷信號(hào)。ARM響應(yīng)中斷并讀取SRAM2中的圖像數(shù)據(jù)．同時(shí)將其寫人到SDRAM中。之后，圖像傳感器的數(shù)據(jù)將再次寫入SRAM1。

3.3 以太網(wǎng)數(shù)據(jù)傳輸?shù)膶?shí)現(xiàn)

為實(shí)現(xiàn)圖像數(shù)據(jù)的網(wǎng)絡(luò)傳輸，本系統(tǒng)基于PXA255開發(fā)了UDP／IP協(xié)議實(shí)現(xiàn)程序，以將圖像數(shù)據(jù)存儲(chǔ)在SDRAM中。一個(gè)完整的數(shù)據(jù)幀格式包括以太網(wǎng)頭、IP頭、UDP頭和一行圖像數(shù)據(jù)，其系統(tǒng)工作流程圖見圖6所示。上電后，系統(tǒng)將等待FPGA中斷，如果中斷產(chǎn)生，則由PXA255讀取FPGA中的數(shù)據(jù)并寫到SDRAM中。然后判斷是否讀完一幀圖像數(shù)據(jù)，若讀完，則發(fā)送UDP包，并將圖像數(shù)據(jù)通過(guò)以太網(wǎng)發(fā)送到上位機(jī)，否則繼續(xù)等待FPGA中斷。

4 結(jié)束語(yǔ)

本文介紹了用ARM和FPGA實(shí)現(xiàn)的一個(gè)實(shí)時(shí)圖像采集傳輸系統(tǒng)的設(shè)計(jì)方案，本系統(tǒng)設(shè)計(jì)方案采用FPGA技術(shù)來(lái)為作物識(shí)別、雜草識(shí)別等圖像處理算法的實(shí)時(shí)實(shí)現(xiàn)提供了平臺(tái)。