單片機與FPGA實現(xiàn)等精度頻率測量和IDDS技術設計方案

2.等精度頻率計的實現(xiàn)

為了減小誤差，得到高的測量精度，我們采用多周期同步測量法，即等精度測量法，通過對被測信號與閘門時間之間實現(xiàn)同步化，從而從根本上消除了在閘門時間內對被測信號進行計數(shù)時的 l量化誤差，使測量精度大大提高，是在測量領域用得比較多的的一種精度很高的測量方法。

2.1 頻率測量總體設計與方案

本系統(tǒng)主要是以凌陽單片機和FPGA為核心，多周期同步等精度測量頻率計的核心結構用VHDL硬件描述語言對FPGA進行編程，實現(xiàn)頻率、周期、脈沖寬度和占空比的測量。而單片機則作為控制部分實現(xiàn)了頻率計的控制、掃描和顯示，系統(tǒng)級框圖如下圖4：

本設計頻率測量方法的主要測量原理如圖5所示，圖中預置門控信號GATE是由單片機發(fā)出，GATE的時間寬度對測頻精度影響較少，可以在較大的范圍內選擇，只要FPGA計數(shù)器在計100M信號不溢出都行，根據(jù)理論計算GATE的時間寬度Tc可以大于42.94s，但是由于單片機的數(shù)據(jù)處理能力限制，實際的時間寬度較少，一般可在l0～0.1s間選擇，即在高頻段時，閘門時間較短;低頻時閘門時間較長。這樣閘門時問寬度Tc依據(jù)被測頻率的大小自動調整測頻，從而實現(xiàn)量程的自動轉換，擴大了測

頻的量程范圍;實現(xiàn)了全范圍等精度測量，減小了低頻測量的誤差。

2.2 測頻輸入級的設計

由于輸入的信號幅度不確定、波形不確定、邊沿不夠陡峭，而FPGA只處理TTL電平的信號，因此我們必須對輸入信號進行放大、整形處理。詳細設計的電路圖如圖6所示。