I2C總線在單片機(jī)上的實現(xiàn)

隨著大規(guī)模集成電路技術(shù)的發(fā)展，把CPU和一個單獨工作系統(tǒng)所必需的ROM、RAM、I/O端口、A/D、D/A等外圍電路集成在一個單片內(nèi)而制成的單片機(jī)或微控制器愈來愈方便。目前，世界上許多公司生產(chǎn)單片機(jī)，品種很多。其中包括各種字長的CPU，各種容量的ROM、RAM以及功能各異的I/O接口電路等等，但是，單片機(jī)的品種規(guī)格仍然有限，所以只能選用某種單片機(jī)來進(jìn)行擴(kuò)展。擴(kuò)展的方法有兩種：一種是并行總線，另一種是串行總線。由于串行總線的連線少，結(jié)構(gòu)簡單，往往不用專門的母板和插座而直接用導(dǎo)線連接各個設(shè)備。因此，采用串行線可大大簡化系統(tǒng)的硬件設(shè)計。PHILIPS公司早在十幾年前就推出了 I2C串行總線，利用該總線可實現(xiàn)多主機(jī)系統(tǒng)所需的裁決和高低速設(shè)備同步等功能。因此，這是一種高性能的串行總線。

1 I2C總線的硬件結(jié)構(gòu)

I2C串行總線一般有兩根信號線，一根是雙向的數(shù)據(jù)線SDA，另一根是時鐘線SCL。所有接到I2C總線設(shè)備上的串行數(shù)據(jù)SDA都接到總線的SDA上，各設(shè)備的時鐘線SCL接到總線的SCL上。典型的I2C總線結(jié)構(gòu)如圖1所示。

為了避免總線信號的混亂，要求各設(shè)備連接到總線的輸出端時必須是開漏輸出或集電極開路輸出。設(shè)備與總線的接口電路如圖2所示。設(shè)備上的串行數(shù)據(jù)線 SDA接口電路應(yīng)該是雙向的，輸出電路用于向總線上發(fā)送數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。而串行時鐘線也應(yīng)是雙向的，作為控制總線數(shù)據(jù)傳送的主機(jī)，一方面要通過 SCL輸出電路發(fā)送時鐘信號，另一方面還要檢測總線上的SCL電平，以決定什么時候發(fā)送下一個時鐘脈沖電平；作為接受主機(jī)命令的從機(jī)，要按總線上的SCL 信號發(fā)出或接收SDA上的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期?？偩€空閑時，因各設(shè)備都是開漏輸出，上拉電阻Rp使SDA和 SCL線都保持高電平。任一設(shè)備輸出的低電平都將使相應(yīng)的總線信號線變低，也就是說：各設(shè)備的SDA是“與”關(guān)系，SCL也是“與”關(guān)系。

總線對設(shè)備接口電路的制造工藝和電平都沒有特殊的要求（NMOS、CMOS都可以兼容）。在I2C總線上的數(shù)據(jù)傳送率可高達(dá)每秒十萬位，高速方式時在每秒四十萬位以上。另外，總線上允許連接的設(shè)備數(shù)以其電容量不超過400pF為限。