基于51單片機和FPGA的簡易數(shù)字存儲示波器設(shè)計

5 硬件電路設(shè)計

5．1 程控放大電路

　　采用模擬開關(guān)CD4051、寬帶運算放大器AD844及精密電位器實現(xiàn)10 mV／div～2 V／div的多檔垂直分辨率。FPGA含有通道選擇寄存器模塊，通過單片機寫入通道號控制模擬開關(guān)以選通不同的反饋電阻，實現(xiàn)不同放大倍數(shù)，將信號調(diào)理在滿足AD9220的0～4 V的范圍內(nèi)，具體電路如圖2所示。


5．2 數(shù)據(jù)采集模塊

　　本系統(tǒng)設(shè)計采用ADI公司的高速模數(shù)轉(zhuǎn)換器AD9220實現(xiàn)波形信號的采集，AD9220最高采樣速率可達10 MHz，采用外部晶體振蕩器8 MHz，FPGA內(nèi)部通過采樣實現(xiàn)波形存儲。AD9220有直流耦合和交流耦合兩種輸入方式。本系統(tǒng)設(shè)計采用直流耦合，0~5 V的輸入方式。采用內(nèi)部2．5 V參考電壓。由于系統(tǒng)垂直分辨率只需255級，故采用AD9220的高8位。數(shù)據(jù)采集電路如圖3所示。


5．3 FPGA設(shè)計

　　系統(tǒng)采用Verilog HDL語言，在QuartusII軟件下對FPGA進行邏輯電路的描述編程，可靈活實現(xiàn)系統(tǒng)所需電路和控制模塊。
5．3．1 觸發(fā)模塊

　　單片機先向FPGA模塊寫入設(shè)置的觸發(fā)電壓，F(xiàn)PGA內(nèi)部相比較后，當(dāng)采樣值大于該觸發(fā)電壓時，則產(chǎn)生一次觸發(fā)。圖4為觸發(fā)模塊。

5．3．2 程控放大控制模塊

　　單片機首先以100 mv／div的檔位對信號采樣，通過比較與該信號最近的模擬開關(guān)的通道號，然后寫入控制字，產(chǎn)生相應(yīng)通道號，實現(xiàn)垂直分辨率的調(diào)整。