構建高性能的同步鎖相系統(tǒng)改善廣播視頻定時

一個新的信號進入到演播室，首先需要做的事情就是通過使用同步鎖相電路將其與演播室中的其他信號同步。同步鎖相系統(tǒng)由均衡器、解串行化器、同步分離器、串行化器、幀傳沖器以及定時控制六個功能模塊組成。本文將分析從這六個模塊來改善視頻系統(tǒng)定時性能的方法。  
 
稍微注意一下就可以發(fā)現(xiàn)，在世界上有很多種不同的廣播視頻演播室工作在不同的格式，一些是數(shù)字信號，一些是模擬格式的信號。今天，美國在使用的就有多種高清電視光柵格式。如果你試圖計算SMPTE292M HD標準涵蓋的不同光柵格式的數(shù)量，恐怕有數(shù)十個之多。

在任何演播室內都有很多不同的信號，它們之間相互同步。用視頻術語的說法就是它們是同步鎖相的。同步鎖相允許在一個信號和另外一個信號之間簡單地切換，不需要中斷接收設備中的同步電路。為實現(xiàn)這點，需要將任何外部源信號同步鎖相到演播室中的其他信號。大多數(shù)演播室使用模擬信號作為他們的定時基準信號，定時信息需要從這個信號中截取，以允許用于對輸入信號進行同步鎖相。

當一個新的信號進入到演播室，無論這個信號是來自衛(wèi)星電視接收器、攝像機或者任何其它來源，首先需要做的事情就是通過使用同步鎖相電路將其與演播室中的其他信號同步。圖1所示為同步鎖相系統(tǒng)的功能框圖，在這個框圖中獲得一個SDI(串行數(shù)字接口)輸入信號，并將其與一個提供的模擬基準信號同步。在本文中，我們將詳細地了解這種應用，以及這六個模塊的設計考量。

圖1

電纜均衡器

在視頻廣播設備上的SDI輸入通常支持很長的電纜傳輸：對于高清晰度視頻信號可以達到140米以上，對于標準清晰度信號可以超過300米。為支持更長的電纜，需要增加電纜均衡器。

長的電纜具有低通的特性，在這個電纜中輸入信號的衰減與電纜的長度成正比，以及與頻率的平方根成正比。圖2顯示了一個長100米的普通電纜(Belden 1694A)的頻率響應。

圖2

盡管了解到隨頻率改變衰減的變化對于設計用于恢復信號的濾波器很有用，但是你真正想看到的是眼圖。眼圖能告訴直觀地讓你從信號眼圖的張開程度判斷是不是足以能恢復數(shù)據(jù)。圖3顯示了1.5Gbps信號(HD-SDI信號)通過多種不同長度電纜后的眼圖，隨著電纜的長度增加，眼圖的張開度出現(xiàn)非常明顯的變化。就本文的觀點來說，趨膚效應的主要結果是隨著頻率的增加，電纜中用于承載信號的導體橫斷面部分越來越小，因此越高頻率的信號衰減越高。這種損耗的響應曲線將正比于，這使得對于標準類型的濾波器來說，進行補償更加困難。

圖3

為匹配電纜的頻率響應，設計師必須很小心地在他/她的濾波器中配置零點，以使最終的響應更接近電纜的響應。

為滿足同時要求高增益和高帶寬的需求，在外部實現(xiàn)均衡器電路，采用像美國國家半導體公司的0.25微米BiCMOS SiGe工藝。這些均衡器的一種實例如LMH0044電纜均衡器，該器件具有從143 Mbps到1.485 Gbps的很寬數(shù)據(jù)速率范圍，可以實現(xiàn)直流恢復以正確處理失真數(shù)據(jù)條件(對于低數(shù)據(jù)速率的應用，直流恢復可以被旁路)，該均衡器可以以單端終結或差分配置進行驅動。它具有的其他功能包括分離的載波檢測和輸出靜噪(mute)管腳，當沒有信號時將兩個管腳連接，使輸出處于靜噪狀態(tài)。采用該器件，你可以在200米的Belden 1694A電纜上恢復高達1.5Gbps的數(shù)據(jù)率信號。

解串行器

在你完成使輸入信號的“眼圖”展開的艱難工作之后，你必須使輸入的數(shù)據(jù)位有意義，這個工作需要使用到解串行化器。視頻圖像具有一個非常有規(guī)則的重復格式，它們是獨立的數(shù)據(jù)位組成，這些數(shù)據(jù)位在下一個最高級組織中被劃分成10位的字，然后依次劃分成像素。一串像素組成一條線，一系列的線又組成一個場，一個或更多的場組成一個完整的視頻幀。

為整理出這個組織，SMPTE數(shù)據(jù)在每一條線的起始與結束時發(fā)送一個稱為定時基準信號(TRS)的特殊序列。通過檢測這個TRS，它允許接收器計算出每個信號的字和線的排列。在每條線的末尾插入一些額外的字，這些字用于告訴接收器這條線的序號。同時還包括了CRC，這樣接收器就能判斷它是否正確地接收到這條線中的所有數(shù)據(jù)。

下面幾種情況會對收器的正確接收造成很大影響：直流內容和長段時間內沒有轉換(0與1之間的轉換)。大多數(shù)通信系統(tǒng)具有控制這個問題的方法，就SMPTE 292串行標準(HD-SDI)而言，它同時對數(shù)據(jù)采用了擾碼和編碼處理。

一個好的解串行化器將能截取所有這些信息，為你提供你的系統(tǒng)所需要的信息。對于本應用來說，它由圖像數(shù)據(jù)和定時數(shù)據(jù)組成。像LMH0031這樣的解串行化器將能實現(xiàn)這樣的工作，在10位的數(shù)據(jù)總線上輸出圖像數(shù)據(jù)。定時數(shù)據(jù)以三種數(shù)字信號的形式呈現(xiàn)，分別代表H(水平線開始)、V(場間隙起始)和F(幀起始)。如果光柵格式不是隔行的，則你可以只使用H和V，因為它們是相同的。

串行數(shù)據(jù)進入到解串行化器，在這里這些數(shù)據(jù)被解碼并被解擾。然后進行分析以發(fā)現(xiàn)TRS，TRS可以讓解串行化器知道如何將這些位數(shù)據(jù)分成字。進一步對TRS進行分析來獲得被編碼的定時信息，對定時信息進行解碼并解擾數(shù)據(jù)，然后確定組幀，這樣解串行化數(shù)據(jù)可以正確地進行字排列。所有這些活動通常都在解串行化器中完成。

分離器與PLL的同步

盡管視頻領域大多數(shù)時候都是數(shù)字的，但其中有個領域依然常見為模擬的，那就是同步基準信號，演播室用這個信號來同步所有的設備。最常用的基準信號是一種不包含圖像信息的視頻信號。這是由一串脈沖信號組成，用于標志每個視頻線的起始，一種特定的模式用于標志每個場或幀的結束。在我們的同步鎖相電路的這個模塊中，一個同步分離電路從基準信號中獲取H、V和F(水平線起始、場起始和新幀的起始)，PLL電路產生一個像素時鐘，該時鐘與基準信號同步。

標準模擬標清或高清視頻信號，輸出以CMOS邏輯電平提供所有的關鍵定時信號，包括復合同步信號、水平同步信號和場同步信號。其水平同步信號輸出具有低抖動的特點，不需要采用外部電路來消除抖動。LMH1981能自動地檢測輸入視頻格式，因而不需要采用微控制器或外部RSET電阻進行編程設定，并應用50%的同步限幅以確保準確的同步提取，即使是輸入具有不規(guī)律的幅度、偏移或噪聲條件。

為產生像素時鐘，PLL應該設置以鎖定到LMH1981的行同步信號(Hsync)輸出，并產生期望的時鐘頻率，對于標清視頻信號來說這個頻率為27MHz，對于高清視頻信號來說為74MHz。當使用PLL來產生時鐘時需要考慮的事情是分頻比可以非常大并減少環(huán)路帶寬，這可能使得PLL對行同步信號上的抖動非常敏感。因此，選擇一個具有非常低抖動行同步輸出的同步分離器非常重要。

幀緩沖器

幀緩沖器是一個簡單的存儲器模塊，具有足夠大的容量來至少保存一個完整的圖像幀。這個緩沖器需要有兩個端口，這樣一來，從解串行化器中來的數(shù)據(jù)可以被寫入到緩沖器的一端，同時數(shù)據(jù)可以從緩沖器的另一端獨處，以饋入到串行化器中。緩沖器的組織與視頻圖像一樣，連續(xù)的像素組成完整的線，連續(xù)的線組成一個完整的幀。

定時控制

定時控制是整個同步鎖相系統(tǒng)的核心，定時控制的基本功能是對幀緩沖器寫入以及從幀緩沖器中讀取的控制。定時控制需要跟蹤兩個不同的定時域。在輸入端，它接收來自解串行化器的數(shù)據(jù)、定時信息和時鐘，數(shù)據(jù)被寫入到幀緩沖器中，利用一連串的計數(shù)器來跟蹤像素和線信息。這個數(shù)據(jù)的寫入與從解串行化器中恢復的時鐘同步。同時，定時控制從同步分離器和像素時鐘中獲得定時信息。
這些與第二組計時器一起用來從幀緩沖器器中讀取數(shù)據(jù)。這個數(shù)據(jù)與基準同步信號同步讀出，這樣一來，解串行化器接收到的圖像就可以與基準信號同步讀取。

數(shù)據(jù)隨同像素時鐘一起被饋入到串行化器中以輸出。盡管視頻信號具有非常嚴格的定時規(guī)范，在輸入和輸出數(shù)據(jù)速率之間存在一些差異，這種差異意味著最終幀緩沖器將要么騰空，或者要么溢出。定時控制電路必須識別出這種情況，并周期性地重復一個幀，或者丟棄一個幀以保持輸入和輸出之間的定時差異小于幀緩沖器的大小。

串行化器

一旦數(shù)據(jù)從幀緩沖器中讀出，這些數(shù)據(jù)將是并行的格式。在它被發(fā)送到下一個設備之前需要進行串行化和格式化以滿足SMPTE 292M HD-SDI標準。從數(shù)字的角度來看，將產生和插入新的TRS參數(shù)，計算并插入新的行號以及CRC，數(shù)據(jù)通過SMPTE擾碼算法進行擾碼處理，并在從并行數(shù)據(jù)轉換到串行移位寄存器之前轉換成NRZI格式。

正確實現(xiàn)這些的關鍵是使用一個足夠干凈的時鐘，以滿足嚴格的視頻定時規(guī)范以將數(shù)據(jù)移出。SMPTE 292M允許在串行化輸出上不超過0.2UI的抖動峰峰值，這意味著時鐘抖動應該低于大約100 ps p-p。大多數(shù)串行化器采用并行數(shù)據(jù)速率的時鐘作為它們的輸入時鐘(對于高清，這個時鐘接近74MHz)，然后進行倍頻以達到1.5GHz的串行速率。

大多數(shù)好的串行化器都會使用PLL用于這種倍頻，這樣可以抑制掉最初的并行時鐘上的抖動。然而，為獲得最佳的性能，最好采用干凈的時鐘。在示例的同步分離器/時鐘發(fā)生電路中，將采用一個具有非常低抖動的VCXO來產生像素時鐘，這樣加上串行化器非常低的抖動抑制特性，將可以獲得非常低的抖動輸出。采用LMH0030串行化器以及VCXO時鐘源，你可以得到的串行抖動接近75ps，遠遠低于0.2UI。