新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 一種通用數據采集系統(tǒng)的設計方案

一種通用數據采集系統(tǒng)的設計方案

作者:秩名 時間:2014-02-13 來源:摘自《電子發(fā)燒友》 收藏

  2.5 電氣隔離設計

本文引用地址:http://m.butianyuan.cn/article/221483.htm

  由于該系統(tǒng)為模擬/數字混合信號系統(tǒng),電路中的噪聲會對數模和模數轉換精度造成影響,因此在電路的實現上應該對板卡芯片進行降噪和隔離保護,這樣既避免了不同信號之間的相互影響,提高了系統(tǒng)的共模抑制能力,也使得一些比較昂貴的芯片不會因為外部信號的不穩(wěn)定而燒毀。

  傳統(tǒng)的隔離方式是對每個通道都使用電容耦合模擬隔離芯片ISO124等進行隔離。這類隔離方式其輸入和輸出分別由兩組直流電源供電,而且存在較大的漂移,輸出信號通常存在紋波,尤其當信號比較小時,輸出的相對誤差會增大。因此,還需要對輸出信號進行濾波、調零等調理措施,使得系統(tǒng)電路比較復雜。

  光電耦合器性能優(yōu)越,具有良好的抗干擾能力,因而被廣泛地應用于輸入和輸出信號的電氣隔離。使用HCPL2630 等高速光耦進行,只需要一組直流供電電源,電路十分簡單。其良好的電絕緣能力和抗干擾能力使得模擬地和數字地分開,消除了共模電壓影響。系統(tǒng)選用串行而非并行的ADC和DAC,只需要隔離三路的SPI總線數字信號,這樣進一步簡化了電路設計。

  3 軟件設計

  3.1 邏輯

  智能板卡是整個系統(tǒng)的核心,由其產生和發(fā)送DAC與ADC的SPI接口和工作時序。其內部的邏輯單元主要包括:DAC 控制器、ADC 控制器、接口單元等。DAC 和ADC 控制器是 內部的主要執(zhí)行單元,它按照DAC和ADC工作時序進行相應的工作。

  DAC 控制器:對于發(fā)送過程,在建立周期,DAC 控制器初始化控制信號CS(置“1”);在命令周期,使能CS信號(置“0”),同時按照時鐘節(jié)拍,將16 b 命令字以串行方式發(fā)送至DAC;在采樣周期,對CS信號進行保持;轉換周期,置位CS信號(置“1”);對于接收過程,在建立周期LDAC處于鎖定狀態(tài)(置“1”);在接收周期,以串行方式接收上次轉換的16 b數據;在存儲周期,控制器將LADC置“0”,改變寄存器內容;在空閑周期,復位LADC(置“1”)恢復寄存器的鎖定狀態(tài)。

  ADC 控制器:對于發(fā)送過程,在建立周期,ADC 控制器初始化控制信號CS(置“l(fā)”);在命令周期,使能CS信號(置“0”),同時按照時鐘節(jié)拍,將16 b 命令字以串行方式發(fā)送至ADC;在采樣周期,對CS信號進行保持;在轉換周期,置位CS信號(置“1”),并載入下一通道的命令字,同時,計算下一次接收數據的存儲地址。對于接收過程,在建立周期,控制器清零各接收寄存器,同時復位內部RAM的寫信號WR(置“0”);在接收周期,控制器按照時鐘節(jié)拍,接收ADC 上一次轉換的14 b 串行數據;在存儲周期,控制器使能WR 信號(置“1”),并將接收到的數據寫入ADC通道對應的RAM 單元;在空閑周期,控制器復位WR信號(置“0”)。

  3.2 程序設計

  根據FPGA內部的邏輯單元結構和功能,通過公司的圖形化編程開發(fā)平臺對上述邏輯進行了設計,并進行了功能仿真。給出ADC 控制器程序實現,如圖6所示。

ADC 控制電路

  公司的LabVIEW 圖形化編程開發(fā)平臺具有一系列的優(yōu)點,它不同于VHDL等基于時序的語言,而是一種基于信號流向的語言,程序運行過程和真實硬件電路運行原理相似,用LabVIEW編程的過程就像設計電路圖一樣。另外它有不需要預先編譯就存在語法檢查和調試過程使用的數字探針,其豐富的函數、數值分析、信號處理和設備驅動等功能,都是十分優(yōu)越的。LabVIEW將廣泛的、分析與顯示功能集中在了同一個環(huán)境中,可以在自己的平臺上無縫地集成一套完整的應用方案。

  將由LabVIEW 圖形化編程開發(fā)平臺通過FPGA 生成的正弦信號經D/A 電路輸出,經過A/D 電路進行采集。分別選定四路不同的D/A 通道和A/D 通道進行輸出和輸入顯示,圖形一致,程序運轉正常,波形顯示清晰。限于DAC 和ADC 轉換速度,采集到的波形存在著微小的相位延遲。如圖7所示。

數據采集結果

  4 結語

  基于公司FPGA 板卡的通用系統(tǒng)方案的設計與實現。通過實例證實了該系統(tǒng)可靠性、實時性、快速性比較好,使得數據處理能力得到了極大的提高,可完全勝任大容量、高精度數據的高速采集。對于采集到的信號可以進行實時處理或保存,也可通過串行口將其送至上位機進行后續(xù)分析處理。對于不同應用場合,在FPGA的邏輯單元足夠的情況下可以很簡便地依據實際情況對其做相應調整,具有較強的通用性,實用價值比較高。

光耦相關文章:光耦原理



上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉