FPGA“獨(dú)孤求敗”？ 架構(gòu)創(chuàng)新與工藝提升并行

在關(guān)鍵路徑方面，賽靈思的UltraScale架構(gòu)更是“大費(fèi)周章”，在優(yōu)化方面所做的工作包括：大幅增強(qiáng)DSP處理，即增加DSP單元;提供高速存儲(chǔ)器級(jí)互聯(lián)，從而消除DSP和包處理中的瓶頸問題，即互聯(lián)性，也避免使用更多片上布線或邏輯資源;將高強(qiáng)度I/O功能做硬化IP處理，基于現(xiàn)有I/O功能相對(duì)完善不需要占用編程資源，這樣的做法可以降低時(shí)延同時(shí)釋放邏輯和布線資源。

在業(yè)界廣受關(guān)注的功耗方面，賽靈思也做足功課。湯立人表示，賽靈思采用20nm工藝的產(chǎn)品較上一代的產(chǎn)品靜態(tài)功耗將降低35%，動(dòng)態(tài)功耗也大大降低。而單純工藝節(jié)點(diǎn)的降低達(dá)不到這么顯著的效果，賽靈思通過一系列電源管理功能的優(yōu)化才得以實(shí)現(xiàn)。

工藝與架構(gòu)創(chuàng)新并進(jìn)

FPGA單純靠工藝進(jìn)步提升性能已是“過去時(shí)”，現(xiàn)在是工藝提升和架構(gòu)創(chuàng)新“齊頭并進(jìn)”的時(shí)代。

賽靈思的ASIC級(jí)FPGA成為彰顯其20nm工藝創(chuàng)新的“點(diǎn)晴”之筆，FPGA另一巨頭Altera也在這一道路上深耕，最新開發(fā)的基于英特爾14nm三柵極工藝的第10代FPGA Stratix 10就是一集大成之作。

Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey介紹說(shuō)，Stratix 10的性能提升歸功于工藝選擇和器件架構(gòu)兩大因素。Stratix 10集成超過400萬(wàn)個(gè)邏輯單元，如此高密度的集成正是因?yàn)槭褂昧擞⑻貭柕?4nm制程技術(shù)。除英特爾14nm三柵極工藝外，Stratix 10和SoC還采用了增強(qiáng)體系結(jié)構(gòu)，其內(nèi)核的工作頻率能夠從當(dāng)前28nm FPGA的500MHz提高到1GHz，并且其還集成了第三代硬核處理器，是業(yè)界首款采用硬核處理器的FPGA，此前均為軟核。

不同于Stratix 10的是Altera的中端器件Arria 10，它采用臺(tái)積電的20nm工藝，Altera聲稱其將“重塑”中端系列FPGA。而其秘訣就是通過針對(duì)TSMC 20 nm工藝優(yōu)化的增強(qiáng)體系結(jié)構(gòu)，其性能比上一代高端產(chǎn)品Stratix V快15%，而且比上一代中端器件Arria V的功耗降低40%，I/O帶寬高出4倍。“相比前代產(chǎn)品，Arria 10啟動(dòng)時(shí)客戶的設(shè)計(jì)承諾金要高出5倍，Arria 10的早期試用客戶有1000多家，其中200多家來(lái)自亞洲?！?Patrick Dorsey強(qiáng)調(diào)說(shuō)，“Altera通過最新的制程以及架構(gòu)的優(yōu)化，在新一代產(chǎn)品上實(shí)現(xiàn)了性能大幅提升?！?P>看來(lái)，F(xiàn)PGA單純靠工藝進(jìn)步提升性能已是“過去時(shí)”，現(xiàn)在是工藝提升和架構(gòu)創(chuàng)新“齊頭并進(jìn)”的時(shí)代，對(duì)FPGA廠商的考驗(yàn)也將持續(xù)。