Altera 選擇賽普拉斯的高容量QDR?II 和 QDRII+ SRAM器件用于28 納米 Stratix V FPGA 開(kāi)發(fā)套件

2011 年 10 月 24日，北京訊，加州圣何塞訊——SRAM 領(lǐng)域的業(yè)界領(lǐng)先者賽普拉斯半導(dǎo)體公司（納斯達(dá)克股票代碼：CY）日前宣布，Altera 已在其 28 納米 Stratix? V GX FPGA 開(kāi)發(fā)套件中選用賽普拉斯的 Quad Data Rate? II (QDR?II) 和 QDRII+ SRAM。賽普拉斯 SRAM 使 Stratix V FPGA 開(kāi)發(fā)套件能夠?qū)崿F(xiàn)高達(dá) 100 Gbps 的線路速率。

Stratix V GX FPGA 開(kāi)發(fā)套件可提供完整的設(shè)計(jì)環(huán)境，有助于啟動(dòng) Altera 高性能 28 納米 FPGA 的開(kāi)發(fā)工作，從而充分滿足諸如網(wǎng)絡(luò)線路卡、高級(jí) LTE 基站、高端射頻卡和軍用雷達(dá)等各種不同應(yīng)用的需求。該套件可幫助設(shè)計(jì)人員采用最新協(xié)議 (PCIe? Gen3) 和存儲(chǔ)器子系統(tǒng)（包括 DDR3、QDRII 和 QDRII+ 等）開(kāi)發(fā)并測(cè)試 Stratix V GX FPGA。Stratix V GX FPGA 開(kāi)發(fā)板上 4.5-MB 的 QDRII+ 存儲(chǔ)器可通過(guò)器件的硬存儲(chǔ)器控制器連接到 FPGA，從而實(shí)現(xiàn)最高性能和最低延遲。如欲了解有關(guān) Stratix V 系列的更多詳情，敬請(qǐng)?jiān)L問(wèn)網(wǎng)址：www.altera.com/stratixv。

QDRII+ 器件采用 On-Die Termination (ODT) 技術(shù)，不僅能顯著提高信號(hào)完整性，降低系統(tǒng)成本，而且還消除了采用外部終端電阻的麻煩，從而可大幅節(jié)省板卡空間。上述器件的容量高達(dá) 144 Mbit，速率則達(dá) 550 MHz。如果選擇可選的突發(fā)為 4，則 144-Mbit QDRII+ 能實(shí)現(xiàn)每秒 5.5 億次的事務(wù)處理，工作循環(huán)延遲為 2.5；如果突發(fā)為 2，則每秒能實(shí)現(xiàn)高達(dá) 6.66 億次的事務(wù)處理，達(dá)到目前業(yè)界最高的存儲(chǔ)器接口性能。65 納米的 SRAM 理想適用于眾多網(wǎng)絡(luò)應(yīng)用，如核心和邊緣路由器、固定和模塊化以太網(wǎng)交換機(jī)、3G 基站和安全路由器等。此外，上述器件還可顯著提升醫(yī)療成像和軍用信號(hào)處理系統(tǒng)的性能。

Altera 負(fù)責(zé)高端產(chǎn)品業(yè)務(wù)的高級(jí)市場(chǎng)經(jīng)理 Bernhard Friebe 指出：“賽普拉斯的 QDRII 和 QDRII+ 可提供目前高性能網(wǎng)絡(luò)解決方案所需的高速度、高容量和低延遲性能。我們的 Stratix V FPGA 可支持諸如 QDRII 和 QDRII+ 等最新存儲(chǔ)器技術(shù)，能幫助客戶最大限度地實(shí)現(xiàn)其終端系統(tǒng)的能力?！?/P>

賽普拉斯同步 SRAM 業(yè)務(wù)部的高級(jí)總監(jiān) Sudhir Gopalswamy 指出：“Stratix V FPGA 可將網(wǎng)絡(luò)性能逐步提升到前所未有的全新高度。我們非常高興能推出高性能的存儲(chǔ)器技術(shù)，幫助客戶充分利用技術(shù)進(jìn)步帶來(lái)的優(yōu)勢(shì)。”