基于DSP+FPGA的光柵地震檢波器的信號(hào)處理

1 光柵地震檢波器的工作原理
光柵地震檢波器主要由光源(白光或單色光)、準(zhǔn)直鏡、光電池、指示光柵(副光柵)、光柵諧振子(主光柵)組成。光柵諧振子(主光柵)為檢波器的可動(dòng)部分，由上彈簧片和下彈簧片支撐。工作時(shí)，檢波器外殼通過(guò)檢波器尾釘與大地連接并固定，當(dāng)大地受到震源激發(fā)后，地震波傳至地面引起地面震動(dòng)，檢波器外殼也隨之震動(dòng)。而光柵振子由于彈簧片的彈性和本身的慣性，有保持絕對(duì)不動(dòng)的趨勢(shì)，從而產(chǎn)生了光柵振子與外殼的相對(duì)運(yùn)動(dòng)，也就是說(shuō)光柵副中的主光柵與裂向式指示光柵之間產(chǎn)生了相對(duì)運(yùn)動(dòng)。兩塊疊放在一起的光柵具有了相對(duì)運(yùn)動(dòng)也就會(huì)產(chǎn)生與之相對(duì)應(yīng)的莫爾條紋，從而在相位差為90°的四個(gè)光電池上產(chǎn)生莫爾條紋的變化，于是光信號(hào)被轉(zhuǎn)化為電信號(hào)，再經(jīng)差分放大后形成兩路相位相差90°的正弦或余弦波信號(hào)。

2 光柵震動(dòng)信號(hào)的同步采集
要保證整個(gè)系統(tǒng)對(duì)振動(dòng)信號(hào)的實(shí)時(shí)復(fù)現(xiàn)，關(guān)鍵是要保證對(duì)兩路模擬正弦波的同步采集。若使用DSP直接控制多通道的模數(shù)轉(zhuǎn)換器，由于編程語(yǔ)言的順序結(jié)構(gòu)和單個(gè)模數(shù)轉(zhuǎn)換器不能同時(shí)采樣保持的限制，對(duì)于多路信號(hào)的采集只能分時(shí)多通道順序采集，這樣對(duì)同一點(diǎn)的兩路模擬波的采集肯定會(huì)產(chǎn)生相位差，這樣對(duì)復(fù)現(xiàn)出來(lái)的原振動(dòng)信號(hào)會(huì)造成相當(dāng)大的失真。但是由于FPGA的編程語(yǔ)言VHDL執(zhí)行時(shí)是并發(fā)執(zhí)行的，并不受到它們?cè)谥鹘Y(jié)構(gòu)中的編寫(xiě)順序的影響。根據(jù)上述特點(diǎn)，對(duì)于本系統(tǒng)的設(shè)計(jì)可以分成三個(gè)并行進(jìn)程，分別是2個(gè)光柵信號(hào)采集的進(jìn)程和一個(gè)加減計(jì)數(shù)器的進(jìn)程。
AD轉(zhuǎn)換器選用的是LINEAR公司生產(chǎn)的LTC1606，該器件是具有采樣保持功能的16位250kHzADC。該ADC分辨率高，采樣速率高、功耗小，可在高精度的數(shù)據(jù)采集系統(tǒng)中廣泛應(yīng)用。
光柵振動(dòng)莫爾條紋的信號(hào)采集采用成直線(xiàn)排列的相位差為90°的四個(gè)光電池，分別記為1、2、3和4，如圖1所示。它們接收由被測(cè)振動(dòng)信號(hào)調(diào)制的莫爾條紋，并通過(guò)差動(dòng)放大器、整形濾波器輸出兩路正交的正弦信號(hào)。這兩路信號(hào)分成兩組，其中一組經(jīng)過(guò)鑒零比較電路轉(zhuǎn)換成方波送入辨向電路為FPGA中加減計(jì)數(shù)器提供計(jì)數(shù)累加值和辨向信號(hào)。另一組則直接將放大的模擬電壓信號(hào)送入兩路AD轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字量并存入FPGA。在FPGA中開(kāi)辟3個(gè)雙口RAM存儲(chǔ)器用來(lái)順序存放每一點(diǎn)的整周期計(jì)數(shù)值和兩路波形的數(shù)字量，為DSP進(jìn)行高倍細(xì)分提供基礎(chǔ)數(shù)據(jù)。

2．1 雙口RAM的設(shè)計(jì)
雙口RAM是常見(jiàn)的共享式多端口存儲(chǔ)器，雙口RAM最大的特點(diǎn)是存儲(chǔ)數(shù)據(jù)共享。一個(gè)存儲(chǔ)器配備兩套獨(dú)立的地址、數(shù)據(jù)和控制線(xiàn)，允許兩個(gè)獨(dú)立的CPU或控制器同時(shí)異步地訪(fǎng)問(wèn)存儲(chǔ)單元。由于硬件雙口RAM接口時(shí)序復(fù)雜，成本高也會(huì)給系統(tǒng)帶來(lái)不穩(wěn)定性，因此本文在FPGA中設(shè)計(jì)了一軟RAM，用來(lái)緩沖數(shù)據(jù)采集與處理之間產(chǎn)生的異步時(shí)差。
其工作原理如圖2所示，所設(shè)計(jì)的存儲(chǔ)空間為3個(gè)16字容量的雙口RAM，當(dāng)信號(hào)采集部分向新地址寫(xiě)入每一個(gè)振動(dòng)點(diǎn)的三個(gè)信息量時(shí)(圖中所示地址為15)，信號(hào)處理部分則讀取先前振動(dòng)點(diǎn)的三個(gè)信息量進(jìn)行細(xì)分等處理(圖中所示地址為0)，當(dāng)雙口RAM寫(xiě)滿(mǎn)數(shù)據(jù)后，寫(xiě)地址指針又會(huì)重新定位到首地址寫(xiě)入新的數(shù)據(jù)，這種緩存結(jié)構(gòu)的設(shè)立不會(huì)丟失信息點(diǎn)，保證了還原信號(hào)的連續(xù)性和可靠性，雖然還原信號(hào)滯后源信號(hào)3到4個(gè)字的時(shí)間，但保證了每一個(gè)點(diǎn)三個(gè)信息量的同步性，這是C語(yǔ)言等順序結(jié)構(gòu)語(yǔ)言所無(wú)法達(dá)到的。

2．2 雙口RAM的流程圖設(shè)計(jì)
首先是定義實(shí)體與外部端口，包括時(shí)鐘、輸入輸出、讀寫(xiě)地址端口。它們的作用分別是：
1)時(shí)鐘端口：利用時(shí)鐘的脈沖邊沿來(lái)觸發(fā)讀寫(xiě)進(jìn)程，使得新舊數(shù)據(jù)在雙口RAM中交替進(jìn)出。
2)輸入輸出端口：分別為16位的位矢量類(lèi)型，用來(lái)保證與16位AD和DSP的數(shù)據(jù)格式匹配。
3)讀寫(xiě)地址端口：2位的位矢量類(lèi)型，用來(lái)設(shè)置16位字的存儲(chǔ)器容量，并在讀寫(xiě)RAM操作時(shí)提供地址選址信號(hào)。
其次是定義結(jié)構(gòu)體，包括定義內(nèi)部緩沖地址信號(hào)，并定義了一個(gè)容量為16字的Mem(存儲(chǔ)器類(lèi)型)型變量。
最后是并發(fā)進(jìn)程的定義，包括寫(xiě)進(jìn)程和讀進(jìn)程的定義，以時(shí)鐘的脈沖信號(hào)作為敏感信號(hào)來(lái)觸發(fā)進(jìn)程的啟動(dòng)，每一個(gè)時(shí)鐘周期完成一次對(duì)RAM的讀寫(xiě)，其中時(shí)鐘頻率由FPGA根據(jù)AD的采樣速度和DSP的處理速度來(lái)設(shè)定，要保證當(dāng)采集信號(hào)寫(xiě)入尾地址的時(shí)刻，至少要保證首地址已經(jīng)被DSP所讀取。圖3為雙口RAM程序流程圖。

2．3 雙口RAM的仿真結(jié)果
圖4為該進(jìn)程的仿真時(shí)序圖，由圖可見(jiàn)第一個(gè)時(shí)鐘的上升沿?cái)?shù)據(jù)輸入端口data_in的值為4，這時(shí)寫(xiě)選通端口write_address選通地址1，然后對(duì)應(yīng)著地址1的存儲(chǔ)器模塊ram_block1的內(nèi)的值在此刻刷新為4，這說(shuō)明寫(xiě)進(jìn)程正確。同時(shí)應(yīng)注意到讀地址選通信號(hào)read_address的值被傳遞到讀地址寄存器read_address_reg中，read_address_reg中的值被刷新為1。當(dāng)?shù)谝粋€(gè)時(shí)鐘的下降沿到來(lái)時(shí)，信號(hào)輸出端口data_out根據(jù)讀地址寄存器read_address_reg中的地址值1選通ram_block1，此時(shí)data_out的值刷新為4，這說(shuō)明讀進(jìn)程也正確。