一種基于FPGA的誘發(fā)電位儀系統(tǒng)研究與設(shè)計(jì)

　　2．4 信號(hào)傳輸控制模塊

　　在FPGA內(nèi)部將完成誘發(fā)電位儀同步信號(hào)發(fā)生模塊、A／D轉(zhuǎn)換器的控制、USB傳輸控制端口和上位機(jī)命令解析模塊，從而形成一整個(gè)誘發(fā)電位儀核心處理控制模塊，可以方便地使用各個(gè)模塊來(lái)完成外圍器件的初始化、工作模式配置和系統(tǒng)的數(shù)據(jù)傳輸。圖4為信號(hào)傳輸控制流程圖。

　　2．5 數(shù)字信號(hào)處理模塊

　　數(shù)字信號(hào)處理模塊集成到FPGA中，可以將算法拆分，形成大規(guī)模的數(shù)字信號(hào)處理并行結(jié)構(gòu)，將極大地提高處理速度，且性能不會(huì)下降，如模式識(shí)別算法、盲源分離算法等，均比較適合集成到FPGA中實(shí)現(xiàn)。在前置模擬電路放大之前，腦電信號(hào)為微弱混雜的信號(hào)，需要做一些濾波處理，而此處可以將前段部分的帶通濾波電路轉(zhuǎn)化為數(shù)字濾波器，設(shè)置到FPGA芯片中去，可簡(jiǎn)化電路結(jié)構(gòu)，使系統(tǒng)整體體積大大減小。本設(shè)計(jì)在FPGA芯片中搭建了四階無(wú)限脈沖數(shù)字濾波器，其系統(tǒng)傳遞函數(shù)H(z)如下：

　　將誘發(fā)電位信號(hào)放大模／數(shù)轉(zhuǎn)換之后的數(shù)據(jù)實(shí)時(shí)經(jīng)過濾波，實(shí)現(xiàn)信號(hào)的前置處理，經(jīng)測(cè)試效果良好。利用FPGA的并行性，在每個(gè)通道設(shè)置一個(gè)數(shù)字濾波器，大大增強(qiáng)了系統(tǒng)實(shí)時(shí)性，而且可探索自適應(yīng)、小波數(shù)字濾波器等設(shè)計(jì)，在硬件層次提高系統(tǒng)的處理能力。

　　3 高精度多通道模／數(shù)轉(zhuǎn)換器ADSl258

　　在誘發(fā)電位儀采集系統(tǒng)中，模／數(shù)轉(zhuǎn)換模塊芯片的選取對(duì)整個(gè)采集系統(tǒng)的結(jié)構(gòu)和性能影響非常大，本文模／數(shù)轉(zhuǎn)換芯片選用ADSl258器件，使得本系統(tǒng)達(dá)到多通道高分辨率的要求。

　　3．1 ADSl258的主要特點(diǎn)

　　ADSl258是16通道24位分辨率的低噪聲模／數(shù)轉(zhuǎn)換芯片，全量程5 V的單端輸入范圍或者±2．5 V的真雙極輸入，每個(gè)通道采樣速率最高23．7 KSPS(16通道同時(shí)采樣)，單個(gè)通道采樣最高可達(dá)400 KSPS，通過SPI兼容接口進(jìn)行工作模式配置和串行數(shù)字通信，使用方便。選用此芯片，電壓分辨率即可達(dá)到1 μV，因此信號(hào)放大和調(diào)理預(yù)處理電路的放大倍數(shù)只要100倍就可滿足誘發(fā)電位儀的技術(shù)要求，大大簡(jiǎn)化了前級(jí)電路。