基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

　　2 程序設(shè)計(jì)與實(shí)現(xiàn)

　　編程實(shí)現(xiàn)采集部分的功能，采集部分時(shí)序圖如圖3所示。任意選擇兩條通道進(jìn)行內(nèi)部時(shí)鐘分析，圖中為第3通道和第7通道，當(dāng)控制信號(hào)產(chǎn)生低電平時(shí)，控制引腳起作用，觸發(fā)采集功能，同時(shí)EOC引腳電平至低。在tCTR段時(shí)間后讀信號(hào)被啟動(dòng)經(jīng)過(guò)tACC的時(shí)間后，12位數(shù)據(jù)將出現(xiàn)在DO-D11引腳上。在整個(gè)采集、存儲(chǔ)過(guò)程中其他通道和通道3、通道7一樣，隨后將數(shù)據(jù)存入數(shù)據(jù)緩存器中。

　　2．1 控制A／D轉(zhuǎn)換程序設(shè)計(jì)

　　根據(jù)控制存儲(chǔ)的要求，首先要設(shè)計(jì)控制A／D轉(zhuǎn)換的狀態(tài)機(jī)，用來(lái)確定A／D轉(zhuǎn)換的狀態(tài)，根據(jù)MAXl308工作時(shí)序特點(diǎn)而設(shè)計(jì)的控制A／D轉(zhuǎn)換的狀態(tài)機(jī)轉(zhuǎn)換圖如圖4所示。實(shí)現(xiàn)控制A／D轉(zhuǎn)換的狀態(tài)機(jī)部分主要VHDL程序源代碼如下：