新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 增量型光電編碼器抗抖動二倍頻電路的設(shè)計(jì)

增量型光電編碼器抗抖動二倍頻電路的設(shè)計(jì)

作者: 時間:2010-07-21 來源:網(wǎng)絡(luò) 收藏

  2.2.2 濾除編碼器抖動及仿真結(jié)果

  根據(jù)以上分析,本文采用濾除增量型輸出抖動脈沖。編譯環(huán)境采用QuartusⅡ8.O。在中使用圖形和語言結(jié)合的方法設(shè)計(jì)邏輯模塊。內(nèi)部的邏輯子模塊采用Verilog語言來實(shí)現(xiàn)。頂層模塊的結(jié)構(gòu)圖如圖5所示。A和B輸入引腳連接增量型編碼器A相和B相信號。Acount為16位的數(shù)據(jù)寄存器,輸出當(dāng)前編碼器的位置。頂層設(shè)計(jì)中包含兩個模塊,一個是根據(jù)編碼器的B相跳變沿記錄來濾除編碼器A相抖動脈沖的BlockA模塊,該模塊根據(jù)濾除后的A相脈沖數(shù)據(jù)個數(shù)并記錄脈沖數(shù)據(jù)。Verilog的主要程序如下:

程序

頂層模塊的結(jié)構(gòu)圖

  另一個模塊BlockB主要完成的功能是濾除編碼器B相的抖動脈沖。根據(jù)分析濾除編碼器抖動的原理,ENA引腳為BlockA模塊的輸出引腳,當(dāng)A相輸入引腳有跳變時ENA為1,A相引腳有連續(xù)的跳變或者接下來B相有跳變時ENA為0。ENB為編碼器B相跳變使能引腳,當(dāng)ENA為1時如果B相有跳變ENB為1,當(dāng)ENA為1時如果B相有連續(xù)跳變ENB為0。主要程序如下:

程序

  以圖4(a)的編碼器抖動輸出仿真為例,仿真效果如圖6所示。從圖中分析,A相輸出7個脈沖,應(yīng)該輸出3個脈沖,二倍頻后是14個脈沖,應(yīng)該輸出6個脈沖,經(jīng)過濾除后脈沖計(jì)數(shù)器數(shù)為6個。A相的抖動脈沖得到有效的濾除。

仿真效果

  3 結(jié)語

  現(xiàn)場調(diào)試結(jié)果證明,該算法可以消除工業(yè)現(xiàn)場出現(xiàn)的干擾和抖動現(xiàn)象,能夠準(zhǔn)確地記錄脈沖數(shù)據(jù)。此濾波方法可以采用軟件濾波,但是軟件濾波需要的引腳較多,采用兩個中斷引腳響應(yīng)A相的上升沿和下降沿,浪費(fèi)CPU資源。采用FPGA實(shí)現(xiàn)編碼器的濾波,設(shè)計(jì)方便,改動靈活。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉