AEMB軟核處理器的SoC系統(tǒng)驗(yàn)證平臺(tái)的構(gòu)建

　　SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC，同時(shí)深亞微米工藝帶來的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié)，約占整個(gè)芯片開發(fā)周期的50％～80％，采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法成為SoC設(shè)計(jì)成功的關(guān)鍵。一個(gè)簡(jiǎn)單可行的SoC驗(yàn)證平臺(tái)，可以加快SoC系統(tǒng)的開發(fā)與驗(yàn)證過程。FPGA器件的主要開發(fā)供應(yīng)商都針對(duì)自己的產(chǎn)品推出了SoC系統(tǒng)的開發(fā)驗(yàn)證平臺(tái)，如基于Nios II微處理器的SOPC系統(tǒng)與基于MicroBlaze微處理器的SOPC系統(tǒng)等。它們功能強(qiáng)大，而且配有相應(yīng)的開發(fā)環(huán)境與系統(tǒng)集成的IP核。但每個(gè)器件廠商的SOPC系統(tǒng)只適用于自己開發(fā)的器件，同時(shí)需要支付相應(yīng)的使用費(fèi)用且沒有源代碼，所以在學(xué)習(xí)以及普通設(shè)計(jì)開發(fā)驗(yàn)證中使用起來會(huì)有諸多的不便。

　　本文采用OpenCores組織所發(fā)布的32位微處理器AEMB作為SoC系統(tǒng)的控制中心，通過Wishbone總線互聯(lián)規(guī)范將OpenCores組織發(fā)布維護(hù)的相關(guān)IP核集成在目標(biāo)SoC系統(tǒng)上，構(gòu)成了最終的SoC驗(yàn)證平臺(tái)。

　　1 AEMB及Wishbone總線介紹

　　AEMB是一款高效的開源微處理器軟核，在指令上與Xilinx公司針對(duì)其器件開發(fā)的Microblaze微處理器兼容，而且在結(jié)構(gòu)上還有所增強(qiáng)。它主要有以下特點(diǎn)：

　?、佘浐嗽O(shè)計(jì)得非常小，相對(duì)于其他的一些微處理器軟核，在物理實(shí)現(xiàn)上占用較少的硬件邏輯資源；

　?、谥С钟布系亩嗑€程，可以有效地執(zhí)行操作系統(tǒng)相關(guān)的代碼；

　　③AEMB是在LGPL3下開發(fā)的，所以它完全可以作為一個(gè)部分嵌入到一個(gè)大的設(shè)計(jì)中，同時(shí)非常適合一些科研院所以及高校或者個(gè)人用來學(xué)習(xí)；

　?、苤С諻ishbone總線規(guī)范，可以非常容易地集成其他的一些支持Wishbone總線規(guī)范的開源IP核；

　?、萃耆ㄟ^一些參數(shù)來定義系統(tǒng)的可配置功能，如系統(tǒng)的地址空間和一些其他可選的功能單元；

　?、拊谥噶钌?9％與EDK6.2兼容，可以方便地使用已經(jīng)非常成熟的開發(fā)工具鏈。

　　Wishbone總線規(guī)范是一種片上系統(tǒng)IP核互連體系結(jié)構(gòu)。它定義了一種IP核之間公共的邏輯接口，減輕了系統(tǒng)組件集成的難度，提高了系統(tǒng)組件的可重用性、可靠性和可移植性，加快了產(chǎn)品市場(chǎng)化的速度。Wishbone總線規(guī)范可用于軟核、固核和硬核，對(duì)開發(fā)工具和目標(biāo)硬件沒有特殊要求，并且?guī)缀跫嫒菽壳按嬖诘乃芯C合工具，可以用多種硬件描述語言來實(shí)現(xiàn)。Wishbone總線提供了4種不同的IP核互連方式：

　　◆點(diǎn)到點(diǎn)(point-to-point)，用于兩IP核直接互連；

　　◆數(shù)據(jù)流(data flow)，用于多個(gè)串行IP核之間的數(shù)據(jù)并發(fā)傳輸；

　　◆共享總線(shared bus)，多個(gè)IP核共享一條總線；

　　◆交叉開關(guān)(crossbar switch)，同時(shí)連接多個(gè)主從部件，可提高系統(tǒng)吞吐量。