基于FPGA的軟件無(wú)線(xiàn)電平臺(tái)設(shè)計(jì)　

作者：時(shí)間：2009-11-23 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

　　1.2 ADC模數(shù)轉(zhuǎn)換

　　軟件無(wú)線(xiàn)電要求ADC，DAC盡可能的靠近天線(xiàn)，這需要很高的ADC的采樣率，采樣精度，動(dòng)態(tài)范圍等特征[11~13]。AD9042是一款高性能高速ADC芯片，采用的是兩級(jí)子區(qū)式轉(zhuǎn)換結(jié)構(gòu)，這種設(shè)計(jì)既保證了所需的轉(zhuǎn)換精度和轉(zhuǎn)換速度，又降低了功耗，同時(shí)也減小了芯片尺寸，AD9042系統(tǒng)原理如圖2所示[10]。AD9042可以保證的最小采樣率可達(dá)41MHZ, 12bit精度，80dB無(wú)寄生動(dòng)態(tài)范圍。

　　1.3 DDS直接頻率合成

　　由于數(shù)字信號(hào)處理的處理速度有限，往往難以對(duì)A/D采樣得到的高速率數(shù)字信號(hào)直接進(jìn)行各種類(lèi)別的實(shí)時(shí)處理。為了解決這一矛盾，需要采用數(shù)字下變頻技術(shù)，將采樣得到的高速率信號(hào)變成低速率基帶信號(hào)，以便進(jìn)行下一步的信號(hào)處理。數(shù)字下變頻技術(shù)在軟件無(wú)線(xiàn)電和各類(lèi)數(shù)字化接收機(jī)中得到了廣泛應(yīng)用。寬帶數(shù)字下變頻器基于外差接收機(jī)的原理，包括數(shù)字混頻、低通濾波、抽取三個(gè)環(huán)節(jié)[12]。抽取后得到和信號(hào)帶寬匹配的基帶抽樣信號(hào)，實(shí)現(xiàn)從寬頻帶中提取窄帶信號(hào)的目的。Xilinx提供的專(zhuān)用DDS(Direct Digital Synthesizer) IP模塊用以實(shí)現(xiàn)數(shù)字下變頻功能。

　　1.4 CPU控制單元

　　Virtex-4 FX系列FPGA集成了運(yùn)行速度高達(dá)450 MHz的雙32位嵌入式PowerPC，每個(gè)處理器可提供超過(guò)700 Dhrystone MIPS的性能，是普通FPGA中處理器性能的三倍。兩個(gè)完全集成的UNH認(rèn)證的10/100/1000 Ethernet MAC進(jìn)一步提升了Virtex-4 FX處理平臺(tái)的性能，從而提高了FPGA資源的可用性。本系統(tǒng)以PowerPC作為該系統(tǒng)的指令處理和控制單元，可以避免純硬件設(shè)計(jì)復(fù)雜，通用性差和不容易協(xié)調(diào)控制的缺點(diǎn)。PowerPC是本系統(tǒng)SoPC架構(gòu)的核心組成部分，擔(dān)負(fù)算法實(shí)現(xiàn)和中央控制兩部分任務(wù)。Virtex-4 FX內(nèi)部有大量乘法器可供調(diào)用，能夠充分滿(mǎn)足各種數(shù)字信號(hào)處理要求;PowerPC與前文提到用Verilog-HDL 設(shè)計(jì)的DSP模塊連接，使整個(gè)系統(tǒng)具有實(shí)時(shí)動(dòng)態(tài)信號(hào)的處理能力。PowerPC作為控制器的狀態(tài)流程如圖3所示。