基于Virtuoso 平臺(tái)的單片射頻收發(fā)系統(tǒng)電路仿真與版圖設(shè)計(jì)

　　　　　　　　　　　　　　　圖1 典型的射頻收發(fā)系統(tǒng)

Virtuoso 是Cadence 公司推出的用于模擬/數(shù)字混合電路仿真和射頻電路仿真的專業(yè)軟件?；诖似脚_(tái)，Cadence 公司還開發(fā)了面向射頻設(shè)計(jì)的新技術(shù)，包括射頻提取技術(shù)、針對無線芯片設(shè)計(jì)的兩個(gè)新設(shè)計(jì)流程。不僅如此，目前的Virtuoso 已經(jīng)整合了來自合作伙伴安捷倫、CoWare、Helic 和Mathworks 等公司的技術(shù)，射頻設(shè)計(jì)能力大為增強(qiáng)。使用該項(xiàng)新技術(shù)，可以減少設(shè)計(jì)反復(fù)，并縮短產(chǎn)品上市時(shí)間。其AMS 工具可以實(shí)現(xiàn)自頂向下、數(shù)/?；旌系碾娐吩O(shè)計(jì)；Composer 工具可以方便地進(jìn)行電路設(shè)計(jì)的輸入和管理；Spectre/SpectreRF 仿真器精度高，適合不同特點(diǎn)的電路設(shè)計(jì)；Layout工具包含了布局、交叉參考、布線、版圖驗(yàn)證、參數(shù)提取等功能；此外，Virtuoso能進(jìn)行可靠的后仿真和成品率控制。

基于Virtuoso 的行為仿真和系統(tǒng)規(guī)劃

射頻收發(fā)系統(tǒng)的設(shè)計(jì)最終能否成功，以及模塊指標(biāo)分配是否合理可行，都有賴于具體電路設(shè)計(jì)之前對系統(tǒng)的行為建模和計(jì)算，即所謂的行為仿真。這也是自頂向下設(shè)計(jì)模式的關(guān)鍵一步。Cadence 內(nèi)置的Verilog-A 和VHDL仿真器，以及混合輸入模式的仿真方法提供了這種可能性。而且，Cadence 軟件免費(fèi)提供了大量的行為模型供選擇使用，對于射頻系統(tǒng)設(shè)計(jì)，所要做的就是調(diào)用并設(shè)定各個(gè)模塊預(yù)期的指標(biāo)要求，通過仿真很快就能得到系統(tǒng)的行為特征。根據(jù)要求可以方便地修改各個(gè)模塊的指標(biāo)重新仿真，直到系統(tǒng)的行為滿足要求為止。以接收機(jī)為例，接收系統(tǒng)如圖2所示。每個(gè)模塊的指標(biāo)設(shè)定非常具體，如輸入輸出阻抗、增益、隔離度、噪聲系數(shù)NF、線性度IP3、直流偏移IP2等。仿真完成后，每個(gè)模塊的指標(biāo)分配任務(wù)也同時(shí)完成。

　　　　　　　　　　　圖2 基于Verilog-A 的接收系統(tǒng)行為仿真

每個(gè)模塊用具體電路實(shí)現(xiàn)后可以逐一取代相應(yīng)的設(shè)計(jì)模塊，進(jìn)行系統(tǒng)仿真，可以看出每個(gè)模塊是否滿足系統(tǒng)的需要，進(jìn)而評估每個(gè)實(shí)際模塊對系統(tǒng)性能的影響。

基于Virtuoso Spectre/SpectreRF 的電路模塊

仿真設(shè)計(jì)

基于上述的行為仿真結(jié)果和指標(biāo)分配結(jié)果，可以劃分系統(tǒng)模塊設(shè)計(jì)任務(wù)，對每個(gè)單元塊分別進(jìn)行設(shè)計(jì)仿真。

LNA

LNA 是射頻接收機(jī)最前端的一個(gè)有源部件，它決定了系統(tǒng)的噪聲性能。對它的要求主要是具有盡量低的NF 和足夠的功率增益、好的輸入匹配，其次是高線性度和隔離度。其電路如圖3所示。利用Spectre 的SP 分析或SpectreRF 的PSS+Pnoise 分析都可以進(jìn)行NF分析。還可以利用NFmin 的結(jié)果來挑選晶體管的尺寸，以使最優(yōu)源阻抗?jié)M足最小的噪聲要求。

　　　　　　　　　　　　　　　圖3 LNA 電路原理圖

Mixer

混頻器是收發(fā)機(jī)的核心，由于完成的是變頻工作，其主要仿真方法需采用SpectreRF 仿真器。混頻器的增益、NF 等與輸入輸出有關(guān)，但輸入和輸出工作在不同的頻段上，往往要在PSS 分析的基礎(chǔ)上進(jìn)行其它分析才能得到正確結(jié)果，如PSP、Pnoise、PAC 等?；祛l器的結(jié)構(gòu)是典型雙平衡吉爾伯特。

VGA

基帶VGA 由于頻率低、增益大，因此對噪聲要求不高，主要是對線性度、增益等指標(biāo)有較高的要求，SpectreRF 的PSS 掃描可以方便地對模塊的輸入進(jìn)行掃描并自動(dòng)對掃描曲線作延長，直接標(biāo)示出線性度P1dB 和IIP3 的交點(diǎn)位置及數(shù)值大小，非常方便直觀。這種方法與傳統(tǒng)的two tone 測試相比更加靈活高效。VGA 在不同增益狀態(tài)下的IIP3 指標(biāo)的仿真只需把控制寫成變量，在ADE 環(huán)境中進(jìn)行掃描變量的值即可完成。所得的結(jié)果可以方便地進(jìn)行比較分析。通過調(diào)整可以獲得理想的VGA 電路。甚至可以把ADE下的各種設(shè)置保存成ocean 的腳本文件，利用腳本的自動(dòng)運(yùn)行，只要事先安排好各種仿真任務(wù)，Cadence就能自動(dòng)完成各項(xiàng)仿真并保存數(shù)據(jù)結(jié)果。對數(shù)據(jù)進(jìn)行比較分析后能獲悉電路的性能，以此為指導(dǎo)逐步改進(jìn)，便可獲得一個(gè)滿足系統(tǒng)需要的電路模塊。

PLL 模塊

PLL 各模塊的仿真是一個(gè)比較有挑戰(zhàn)性的任務(wù)，PLL 本身是一個(gè)數(shù)字/模擬混合的模塊，但是一般都用模擬的方式設(shè)計(jì)各個(gè)模塊。PLL 的仿真包含了上百項(xiàng)指標(biāo)的測試工作，這些仿真要用到幾乎所有Spectre 和SpectreRF 的仿真工具。以其中VCO 和CP 的仿真為例，VCO非線性的工作特點(diǎn)決定了它的噪聲計(jì)算不能以小信號的方式進(jìn)行，采用PSS+Pnoise的方式則可以準(zhǔn)確地仿真VCO 的相位噪聲性能。通過掃描可以得到VCO 的頻率調(diào)諧增益Kvco。

電荷泵輸出電流特性是衡量CP 性能的常用曲線，CP 決定了PLL 環(huán)路的增益和帶內(nèi)噪聲性能。通過掃描也可以容易地得到CP 在不同狀態(tài)下電流源的恒流和匹配特性。

以上所述是射頻接收機(jī)幾個(gè)典型單元模塊的電路設(shè)計(jì)仿真過程。系統(tǒng)各個(gè)單元塊的仿真是可以同時(shí)展開的，完成的模塊可以隨時(shí)代入行為系統(tǒng)來驗(yàn)證設(shè)計(jì)結(jié)果。經(jīng)過若干次反復(fù)修改與驗(yàn)證，最終可以得到符合要求的接收系統(tǒng)。

溫度分析

要保證最終系統(tǒng)設(shè)計(jì)的可靠性和成品率，很關(guān)鍵的一步是在各個(gè)單元塊的設(shè)計(jì)中進(jìn)行溫度、極端情況等分析。這些功能可以在Cadence Virtuoso中通過設(shè)置不同的仿真溫度、通過仿真模型的Corner 設(shè)置，以及直接使用其提供的MonteCarlo 仿真工具來進(jìn)行。

　　　　　　　　　　圖4 系統(tǒng)電路圖　圖5 系統(tǒng)的電路測試設(shè)置

射頻收發(fā)系統(tǒng)的整體電路仿真

各個(gè)模塊電路分別設(shè)計(jì)驗(yàn)證完成以后，就可以把所有模塊連成系統(tǒng)，并加上PAD、ESD 等構(gòu)成一個(gè)完整的芯片系統(tǒng)，如圖4所示。對這個(gè)系統(tǒng)加上激勵(lì)進(jìn)行仿真測試，如圖5所示，可以對整個(gè)系統(tǒng)電路進(jìn)行仿真。如果仿真計(jì)算所用的硬件資源足夠大，可以直接對系統(tǒng)進(jìn)行tran、SP、PSS，以及PSP、Pnoise、PAC 等分析，獲得整個(gè)芯片的性能。如果資源不足，則可以考慮對系統(tǒng)按功能進(jìn)行分組、分塊仿真。由于分出的塊之間相對獨(dú)立，因此整體系統(tǒng)的特性與分塊仿真差別不大。

版圖設(shè)計(jì)與后仿真

在各模塊的設(shè)計(jì)指標(biāo)滿足自身及系統(tǒng)要求的基礎(chǔ)上可以開始各個(gè)模塊的版圖設(shè)計(jì)，如圖6所示。首先利用Layout-XL 的元件調(diào)入功能可以直接由原理圖調(diào)入版圖元件，進(jìn)行各個(gè)模塊的粗略布局，主要是安排與其它模塊的連接端口以及一些重要元件的預(yù)布局。然后從系統(tǒng)上將所有模塊的預(yù)布局調(diào)入進(jìn)行整體布局考慮。利用Virtuoso Layout 工具所具有的層次化管理和操作的特性，可以對每個(gè)模塊的安放及其與其它模塊的銜接進(jìn)行系統(tǒng)考慮。

　　　　　　　　　　　　圖6 單片射頻收發(fā)芯片版圖設(shè)計(jì)

系統(tǒng)布局以后，將邊界條件分配給每個(gè)模塊。在模塊單獨(dú)的布局過程中要遵守其邊界約定。版圖進(jìn)行到一定階段后，即可以調(diào)入到系統(tǒng)版圖中來檢查，隨時(shí)作必要的調(diào)整以滿足每個(gè)模塊的具體情況。

具體版圖繪制過程中可以充分利用Virtuoso 版圖工具的強(qiáng)大功能，比如充分發(fā)揮快捷鍵功能可以使版圖設(shè)計(jì)流暢高效；利用Layout-XL 的交叉參考可以隨時(shí)發(fā)現(xiàn)錯(cuò)誤的連線或因疏忽造成的短路；利用DRD 的實(shí)時(shí)規(guī)則檢查可以避免絕大多數(shù)違反設(shè)計(jì)規(guī)則的布圖。
版圖的規(guī)則檢查可以采用Virtuoso 的Diva 工具， DRC、LVS、Extract 等工作都可以在其友好的界面下完成。對于射頻電路版圖元件數(shù)規(guī)模不大的特點(diǎn)，利用Diva 完成絕大部分工作是很合適的。如果想進(jìn)一步提高版圖提取和后仿真的精確度，可以考慮采用Assura 工具來進(jìn)行。

結(jié)語

本文詳細(xì)討論了基于Cadence Virtuoso 設(shè)計(jì)平臺(tái)的單片射頻收發(fā)集成電路的設(shè)計(jì)過程。討論了利用Virtuoso 工具完成的自頂向下、從系統(tǒng)到模塊、從前端都后端的整個(gè)設(shè)計(jì)步驟，直到實(shí)現(xiàn)一個(gè)完整的射頻芯片?？梢钥闯?，Virtuoso 平臺(tái)工具在IC 設(shè)計(jì)的各個(gè)階段所發(fā)揮的重要作用。

文中所述的單片射頻芯片設(shè)計(jì)中所采用的Virtuoso工具只是Virtuoso 家族中最常用的幾個(gè)工具，依靠他們的強(qiáng)大功能足以完成復(fù)雜的射頻系統(tǒng)設(shè)計(jì)，是性價(jià)比較高的一種解決方案。如果再結(jié)合Virtuoso 的AMS、UltraSim、VoltageStorm、ElectronStorm等工具，將會(huì)使設(shè)計(jì)效率更高，設(shè)計(jì)更精確。

參考文獻(xiàn)

1. R. Telichevesky, K. Kundert, and J. White.Receiver characterization using periodic small-signal analysis.1996
2. J. McDonald, R. Maini, L. Spangler, and H. Weed.Response surface methodology: a modeling tool for integrated circuit designers. Solid-State Circuits, IEEE Journal of, vol. 24, pp. 469-473, 1989
3. H. Samueli.Broadband communications ICs: enabling high-bandwidth connectivity in the home and office.presented at Solid-State Circuits Conference, 1999. Digest of Technical Papers. ISSCC. 1999 IEEE International, 1999
4. R. G. Meyer and W. D. Mack.A DC to 1-GHz differential monolithic variable-gain Amplifier. Solid-State Circuits, IEEE Journal of, vol. 26, pp. 1673-1680, 1991
5. H. Darabi, J. Chiu, S. Khorram, K. Hea Joung, Z. Zhimin, M. Hung, Chien, B. Ibrahim, E. Geronaga, L. H. Tran, and A. Rofougaran.A dual-mode 802.11b/bluetooth radio in 0.35-/spl mu/m CMOS. Solid-State Circuits, IEEE Journal of, vol. 40, pp. 698-706, 2005