整合電源管理與轉(zhuǎn)換，簡化電源系統(tǒng)設(shè)計(jì)

當(dāng)今，面向電信及數(shù)據(jù)通信市場(chǎng)的先進(jìn)電子系統(tǒng)大量依賴于高性能、精細(xì)線度數(shù)字IC（FPGA、DSP和/或ASIC）快速有效地處理對(duì)時(shí)間敏感的數(shù)字?jǐn)?shù)據(jù)。對(duì)更高帶寬的需求已迫使這些數(shù)字IC的制造商追求領(lǐng)先的工藝技術(shù)，以便在將功耗降至最低時(shí)優(yōu)化性能。但是，這一趨勢(shì)也產(chǎn)生了前幾代工藝中所沒有的多種電源管理問題。降低內(nèi)核電壓電平提高負(fù)載電流，采用亞100納米工藝技術(shù)實(shí)現(xiàn)的更小芯片尺寸使這些IC中的電流密度急劇增加。此外，分離的電壓層與多核架構(gòu)的使用還迫使系統(tǒng)設(shè)計(jì)人員提供更多的獨(dú)特電壓層，以及在這些電壓之間提供特定的排序。外部電源管理IC已可提供，它們可解決這些高端系統(tǒng)所產(chǎn)生的一個(gè)或多個(gè)問題，但如何使這些IC與電源轉(zhuǎn)換塊無縫協(xié)作仍是一個(gè)亟待解決的問題，這經(jīng)常需要多個(gè)分立元件并進(jìn)行大量軟件開發(fā)。

另一個(gè)棘手的問題來自難以預(yù)料的FPGA或ASIC最佳運(yùn)行參數(shù)的變化。最終的特性結(jié)果有時(shí)會(huì)迫使設(shè)計(jì)人員在構(gòu)建了初始硬件后更改他們的設(shè)計(jì)，從而導(dǎo)致他們?cè)谝韵聝蓚€(gè)方面上很難做出決定：利用性能更低的產(chǎn)品抓住所需的市場(chǎng)商機(jī)，還是冒可能給予競爭對(duì)手上市時(shí)間優(yōu)勢(shì)的延誤風(fēng)險(xiǎn)。根據(jù)所選的電源架構(gòu)，這種更改可能如同以下情況那樣復(fù)雜：需要額外電壓域和新的排序，以及調(diào)整系統(tǒng)的熱作業(yè)面（operating profile），以確保在同一位置出現(xiàn)更高的總功耗時(shí)保持可靠性。

具有整合電源管理的負(fù)載點(diǎn)轉(zhuǎn)換器有助于系統(tǒng)設(shè)計(jì)人員開發(fā)具有分布式智能的電源系統(tǒng)架構(gòu)。這些架構(gòu)具有更高的性能，而且比傳統(tǒng)模擬電源架構(gòu)更容易設(shè)計(jì)。這種智能電源系統(tǒng)還可使系統(tǒng)設(shè)計(jì)人員在研發(fā)周期后期快速適應(yīng)系統(tǒng)要求變化，而且不會(huì)出現(xiàn)大量硬件再設(shè)計(jì)或重大的軟件開發(fā)延遲問題，從而縮短了產(chǎn)品上市時(shí)間，并可使電源系統(tǒng)架構(gòu)在具有不同電源要求的眾多產(chǎn)品間輕松地進(jìn)行再利用。

PMBus實(shí)現(xiàn)了兼容性

為簡化智能電源系統(tǒng)設(shè)計(jì)，我們必須首先提供大量兼容的電源產(chǎn)品，而且這些產(chǎn)品需要具有實(shí)施復(fù)雜電源管理功能所需的靈活性和智能，同時(shí)可減輕結(jié)合不同電源元件的負(fù)擔(dān)。為滿足這一要求，幾家電源IC及電源模塊公司創(chuàng)建了Power Management Bus（PMBus），這是一個(gè)通過I2C或SMBus硬件接口提供的標(biāo)準(zhǔn)指令集。這種開放式標(biāo)準(zhǔn)指令集有助于電源元件制造商（IC及模塊）提供兼容的產(chǎn)品。這些產(chǎn)品可輕松進(jìn)行集成，以創(chuàng)建先前需要大量設(shè)計(jì)和定制軟硬件的定制智能電源架構(gòu)。此外，它還提供了標(biāo)準(zhǔn)PMBus命令，以支持多個(gè)電源管理功能，其中包括電壓排序、邊限、電壓、電流及溫度監(jiān)控，以及廣泛的故障管理。此外，每個(gè)PMBus命令必須由任何相一致的器件（無論制造商、外形或功率級(jí)如何）以同樣方式加以解釋，從而可輕松擴(kuò)展簡單的系統(tǒng)軟件工作，以便包含所需數(shù)目的電源域。

系統(tǒng)設(shè)計(jì)示例



表1說明了嵌入式電信設(shè)計(jì)的典型系統(tǒng)電源要求，以及與各種電源域相關(guān)的任何管理要求。電壓與負(fù)載電流范圍廣，在整個(gè)工作電壓范圍內(nèi)測(cè)試功能需要電壓邊限，每個(gè)器件的電壓必須能夠動(dòng)態(tài)加以控制，以便在各種工作條件下優(yōu)化性能。此外，還必須監(jiān)控每個(gè)負(fù)載器件的電壓、電流及溫度，以便提供有關(guān)這些高性能、高價(jià)格IC正常情況的準(zhǔn)確反饋，并確保系統(tǒng)在指定的溫度范圍內(nèi)運(yùn)行?；旌鲜褂枚喾N高密度邏輯IC還需要電壓排序與跟蹤的獨(dú)特組合。為實(shí)現(xiàn)系統(tǒng)兼容性并將通過背板的輸入電流降至最小，我們選擇了12V的輸入總線電壓。這種設(shè)計(jì)一般涉及多個(gè)電源轉(zhuǎn)換IC、多個(gè)外部電源管理IC及分立元件，以實(shí)施排序、跟蹤、邊限及監(jiān)控功能。但通過使用可與PMBus兼容的產(chǎn)品，利用最少的獨(dú)特電源轉(zhuǎn)換IC及最少的器件間連接（如圖1所示）即可輕松構(gòu)建該系統(tǒng)。



對(duì)于更高的電流供應(yīng)，我們選擇了單相PMBus DC/DC控制器（ZL2005），因?yàn)樵摽刂破髂軌蜢`活地處理高達(dá)30A的負(fù)載電流，而且通過與多個(gè)器件并聯(lián)，它還能夠傳輸更高的負(fù)載電流。對(duì)于低電流（低于3A）供應(yīng)，我們選擇了具有整合MOSFET的PMBus DC/DC轉(zhuǎn)換器（ZL2105），因?yàn)槠渫庑屋^小。每個(gè)器件中均整合了所有必需的電源管理功能，因此可非常輕松地根據(jù)每個(gè)設(shè)備的單獨(dú)要求對(duì)它們進(jìn)行配置，同時(shí)可將分立元件數(shù)減至最少，以及最大程度地減小與一般用于配置模擬電源IC的R/C網(wǎng)絡(luò)相關(guān)的容差。此外，每個(gè)IC均整合了高度精確的溫度傳感器，從而使為特定負(fù)載IC供電的IC能夠?qū)崟r(shí)監(jiān)控其溫度。

無需使用排序器進(jìn)行排序

這些IC的眾多獨(dú)特功能之一是它們能夠在無需外部排序器IC或軟件開發(fā)的情況下實(shí)施確定性的排序算法。利用簡單的引腳連接可設(shè)定每個(gè)IC的輸出電壓上升持續(xù)時(shí)間，并可對(duì)每個(gè)電源加以配置，使其在特定時(shí)間開始輸出上升，或者跟隨另一個(gè)系統(tǒng)電壓的輸出上升。通過將跟蹤器件的VTRK引腳與將加以跟蹤的電壓相連，還可輕松配置電壓跟蹤；可使用相同引腳連接方法選擇一致跟蹤或比例跟蹤。使用這種簡單方案可快速配置整個(gè)系統(tǒng)排序順序和/或跟蹤比率，無需主機(jī)處理器或軟件開發(fā)。圖2顯示了多個(gè)電壓間排序與一致跟蹤的最終組合。




適應(yīng)系統(tǒng)要求的變化

當(dāng)為高性能數(shù)字IC供電時(shí)，例如FPGA、DSP及ASIC，初始化硬件后電壓與排序要求經(jīng)常會(huì)發(fā)生變化。例如，在最初測(cè)試后，確定只有在第一次對(duì)邏輯電源加電或在FPGA內(nèi)核供電前對(duì)FPGA I/O電源加電（與最初設(shè)計(jì)假設(shè)相反）時(shí)系統(tǒng)性能才能符合設(shè)計(jì)目標(biāo)。使用傳統(tǒng)電源管理IC實(shí)施這種更改將需要進(jìn)行硬件及系統(tǒng)軟件更改，從而會(huì)失去關(guān)鍵的市場(chǎng)機(jī)會(huì)。但使用支持PMBus的電源管理IC，這些更改可通過幾個(gè)簡單的PMBus命令重新配置排序來加以實(shí)施。系統(tǒng)修改僅限于非常簡單的軟件更改，無硬件更改，從而可使設(shè)計(jì)人員保持相同的項(xiàng)目期限。圖3顯示了已快速進(jìn)行了重新配置的新排序。