高速脈沖峰值保持電路的設(shè)計(jì)

在傳統(tǒng)的峰值保持電路中，輸入信號(hào)通過由運(yùn)算放大器組成的電壓跟隨器后向保持電容充電，直到充到輸入電壓的最大值。在理想情況下，保持電容可以保持輸入信號(hào)的峰值電壓，但是實(shí)際中二極管的反向電阻不是無窮大，電路下一級(jí)也存在電阻并且保持電容存在漏電。從頻域來看，二極管和保持電容組成的網(wǎng)絡(luò)積分非線性大、動(dòng)態(tài)范圍小且存在極點(diǎn)，由于二極管內(nèi)部電阻不是恒定值，極點(diǎn)的位置不固定。通過這樣的電路采集到的峰值信號(hào)，不能夠滿足高速脈沖信號(hào)處理的要求。為了克服以上缺點(diǎn)，前人做了大量工作，其中文獻(xiàn)設(shè)計(jì)了由肖特基二極管和跨導(dǎo)放大器組成的峰值保持電路，取得了較好效果，但是仍存在對(duì)于高速窄脈沖信號(hào)響應(yīng)不靈敏、精度低等不足。本文旨在提出并設(shè)計(jì)一種適用于高速脈沖信號(hào)的峰值保持電路。

2 電路原理
圖3是峰值保持電路原理圖，該電路主要由幅度判別、波形采樣、峰值保持、電荷泄放等部分組成，幅度判別采用高速低功耗電壓比較器LM311實(shí)現(xiàn)，電壓上閾、下閾由可調(diào)精密電位器分壓獲得。由于LM311輸出端集電極開路，將U1，U2輸出端接上拉電阻可實(shí)現(xiàn)“線與”功能；采用NationalSemiconductor公司的采樣保持芯片IF398實(shí)現(xiàn)采樣／保持功能，其控制端可直接接于TTL、CMOS邏輯電平，LOGIC引腳電平?jīng)Q定電路處于采樣／保持狀態(tài)。模擬開關(guān)MAX4541接收單片機(jī)控制信號(hào)，控制保持電容C3、C4充放電。若輸入信號(hào)Vi幅度處于上下閾之間，U1、U2同時(shí)輸出高電平，“線與”后得到高電平送到U5的LOGIC管腳，U5處于采樣狀態(tài)，輸出OUT1跟隨輸入信號(hào)Vi變化。峰值沒有到來時(shí)，OUT1Vi，比較器U3輸出低電平，D觸發(fā)器U4不觸發(fā)，A／D轉(zhuǎn)換不啟動(dòng)，模擬開關(guān)U7斷開，電容充電。當(dāng)峰值到來時(shí)，U1、U2、U5狀態(tài)不變，而由于OUT1>Vi，U3輸出高電平，產(chǎn)生上升沿，D觸發(fā)器U4被觸發(fā)，／Q輸出低電平，U6處于保持狀態(tài)，將OUT1輸出的峰值保持住，并送至A／D轉(zhuǎn)換器；同時(shí)Q輸出高電平，向單片機(jī)發(fā)送中斷信號(hào)，通知單片機(jī)峰值到來，單片機(jī)收到中斷信號(hào)后啟動(dòng)A／D轉(zhuǎn)換。A／D轉(zhuǎn)換完成后，單片機(jī)向D觸發(fā)器發(fā)出清零信號(hào)，同時(shí)控制模擬開關(guān)U7閉合，保持電容C3，C4放電，等待下一個(gè)脈沖的到來。

3 電路調(diào)試
3．1 保持電容的選取
保持電容對(duì)于電路精度具有很大影響。電容及其容值的選擇應(yīng)綜合考慮下降誤差、采樣保持偏差、采樣頻率、精度等指標(biāo)。保持電容產(chǎn)生誤差的主要原因是感應(yīng)吸收，即電容兩端在電壓急劇變化時(shí)，產(chǎn)生電容值下降的現(xiàn)象。經(jīng)測(cè)試發(fā)現(xiàn)：電容兩端電壓在1μs內(nèi)由10 V降至100 mV時(shí)，聚脂薄膜電容約變化0．8％，陶瓷電容變化在1％以上，本電路中保持電容C3、C4選用感應(yīng)吸收與漏電流均較小的聚苯乙烯電容。容值的選取參照如圖4所示曲線。容值選的過小，則峰值保持時(shí)間會(huì)縮短；選的過大，則電容充放電時(shí)間過長(zhǎng)。綜合以上因素，C3、C4電容值取0．01μF。

3．2 尖峰電壓的消除
在凋試過程中筆者發(fā)現(xiàn)，當(dāng)電路由采樣狀態(tài)切換到保持狀態(tài)的瞬間，輸出端產(chǎn)生了尖峰電壓。起初，筆者降低輸入邏輯輸入信號(hào)的幅度(由12 V降低到1 V)，但尖峰電壓并沒有很好的消除。經(jīng)過對(duì)于LF398各管腳間耦合情況的分析測(cè)試得出：尖峰電壓是由于LF398進(jìn)入保持狀態(tài)的同時(shí)，邏輯輸入信號(hào)通過電路板布線間寄生電容耦合和漏電耦合到模擬信號(hào)輸入端引起的。假設(shè)邏輯輸入端(也就是LOGIC引腳)與保持電容存在著1 pF的寄生電容，保持電容是0．01μF，那么當(dāng)邏輯輸入端由0 V跳變到5 V，LF398從采樣狀態(tài)切換到保持狀態(tài)時(shí)，相當(dāng)于在模擬輸入端增加了約1 mV的輸入信號(hào)，因而會(huì)在輸出端產(chǎn)生尖峰。可以采取以下措施消除尖峰：一是在布線時(shí)邏輯輸入端走線與模擬輸入端走線盡可能遠(yuǎn)些；二是將模擬輸入端用地線包圍起來，降低線間寄生電容耦合和漏電耦合干擾。

4 實(shí)驗(yàn)結(jié)果
為驗(yàn)證文中電路的可行性，用盛譜科技公司的F05型任意波信號(hào)發(fā)生器產(chǎn)生幅度為1V、頻率為100 kHz的脈沖信號(hào)作為輸入，用同惠電子公司的TD01000型雙通道示波器觀察輸入輸出電壓波形，如圖5所示，波形1為峰值保持電路輸入信號(hào)波形，波形2為峰值保持穩(wěn)定后的信號(hào)波形。從圖中可以看出，文中設(shè)計(jì)的峰值保持電路較好地保持了輸入信號(hào)的峰值，起伏較小。電路保持住的峰值與輸入信號(hào)峰值誤差1％，滿足A／D轉(zhuǎn)換的要求。

5 結(jié)束語
文中介紹了采用電壓比較器LM311，采樣／保持芯片LF398集成芯片等構(gòu)成的峰值保持電路，結(jié)構(gòu)簡(jiǎn)單、成本低廉、易于調(diào)試。實(shí)驗(yàn)表明，該電路性能可靠、穩(wěn)定性好、可以有效地克服溫漂，靈敏度好，誤差小于1％，可用于高速脈沖信號(hào)的峰值甄別保持，下一步將致力于提高電路在復(fù)雜環(huán)境下的峰值保持的有效性，提高電路的抗干擾能力。