新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應(yīng)用 > 工程師基礎(chǔ)知識充電:常用電阻特性優(yōu)缺點比較

工程師基礎(chǔ)知識充電:常用電阻特性優(yōu)缺點比較

作者: 時間:2012-04-30 來源:網(wǎng)絡(luò) 收藏

  近二十年來,電子工業(yè)以驚人的速度發(fā)展。新技術(shù)的進(jìn)步在減小設(shè)備尺寸的同時,也加大了分立元件制造商開發(fā)理想性能器件的壓力。

  在這些器件中,晶片當(dāng)前始終保持很高的需求,并且是許多電路的基礎(chǔ)構(gòu)件。它們的空間利用率優(yōu)于分立式封裝,減少了組裝前期準(zhǔn)備的工作量。隨著應(yīng)用的普及,晶片具有越來越重要的作用。主要參數(shù)包括 ESD 保護(hù)、熱電動勢 (EMF)、電阻熱系數(shù) (TCR)、自熱性、長期穩(wěn)定性、功率系數(shù)和噪聲等。

  以下技術(shù)對比中將討論線繞電阻在精密電路中的應(yīng)用。不過請注意,線繞電阻沒有晶片型,因此,受重量和尺寸限制需要采用精密晶片電阻的應(yīng)用不使用這種電阻。

  盡管升級每個組件或子系統(tǒng)可以提高整體性能,但整體性能仍是由組件鏈中的短板決定的。系統(tǒng)中的每個組件都具有關(guān)系到整體性能的內(nèi)在優(yōu)缺點,特別是短期和長期穩(wěn)定性、頻響和噪聲等問題。分立式電阻行業(yè)在線繞電阻、厚膜電阻、和金屬箔電阻技術(shù)方面取得了進(jìn)步,而從單位性能成本考慮,每種電阻都有許多需要加以權(quán)衡的因素。

  各種電阻技術(shù)的優(yōu)缺點如表1所示,表中給出了熱應(yīng)力和機(jī)械應(yīng)力對電阻電氣的影響。

  不同類型電阻的特性

  表1: 不同類型電阻的

  應(yīng)力(無論機(jī)械應(yīng)力還是熱應(yīng)力)會造成電阻電氣參數(shù)改變。當(dāng)形狀、長度、幾何結(jié)構(gòu)、配置或模塊化結(jié)構(gòu)受機(jī)械或其他方面因素影響發(fā)生變化時,電氣參數(shù)也會發(fā)生變化,這種變化可用基本方程式來表示:R = ρ L/A,式中

  R = 電阻值,以歐姆為單位,

  ρ = 材料電阻率,以歐姆米為單位,

  L = 電阻元件長度,以米為單位,

  A = 電阻元件截面積,以平方米為單位。

  電流通過電阻元件時產(chǎn)生熱量,熱反應(yīng)會使器件的每種材料發(fā)生膨脹或收縮機(jī)械變化。環(huán)境溫度條件也會產(chǎn)生同樣的結(jié)果。因此,理想的電阻元件應(yīng)能夠根據(jù)這些自然現(xiàn)象進(jìn)行自我平衡,在電阻加工過程中保持物理一致性,使用過程中不必進(jìn)行熱效應(yīng)或應(yīng)力效應(yīng)補(bǔ)償,從而提高系統(tǒng)穩(wěn)定性。

  精密線繞電阻

  線繞電阻一般分為“功率線繞電阻”和“精密線繞電阻”。功率線繞電阻使用過程中會發(fā)生很大變化,不適于精密度要求很高的情況下使用。因此,本討論不考慮這種電阻。

  線繞電阻的制作方法一般是將絕緣電阻絲纏繞在特定直徑的線軸上。不同線徑、長度和合金材料可以達(dá)到所需電阻和初始。精密線繞電阻 ESD 穩(wěn)定性更高,噪聲低于薄膜或厚膜電阻。線繞電阻還具有 TCR 低、穩(wěn)定性高的特點。

  線繞電阻初始誤差可以低至 ± 0.005 %。TCR (溫度每變化一攝氏度,電阻的變化量) 可以達(dá)到 3 ppm/°C典型值。不過,降低電阻值,線繞電阻一般在15 ppm/°C 到 25 ppm/°C。熱噪聲降低,TCR 在限定溫度范圍內(nèi)可以達(dá)到 ± 2 ppm/°C 。

  線繞電阻加工過程中,電阻絲內(nèi)表面 (靠近線軸一側(cè)) 收縮,而外表面拉伸。這道工藝產(chǎn)生永久變形 — 相對于彈性變形或可逆變形,必須對電阻絲進(jìn)行退火。永久性機(jī)械變化 (不可預(yù)測) 會造成電阻絲和電阻電氣參數(shù)任意變化。因此,電阻元件電性能參數(shù)存在很大的不確定性。

  由于線圈結(jié)構(gòu),線繞電阻成為電感器,圈數(shù)附近會產(chǎn)生線圈間電容。為提高使用中的響應(yīng)速度,可以采用特殊工藝降低電感。不過,這會增加成本,而且降低電感的效果有限。由于設(shè)計中存在的電感和電容,線繞電阻高頻特性差,特別是 50 kHz 以上頻率。

  兩個額定電阻值相同的線繞電阻,彼此之間很難保證特定溫度范圍內(nèi)精確的一致性,電阻值不同,或尺寸不同時更為困難 (例如,滿足不同的功率要求)。這種難度會隨著電阻值差異的增加進(jìn)一步加劇。以1-k? 電阻相對于100-k? 電阻為例,這種不一致性是由于直徑、長度,并有可能由于電阻絲使用的合金不同造成的。而且,電阻芯以及每英寸圈數(shù)也不同—機(jī)械特性對電氣特性的影響也不一樣。由于不同的電阻值具有不同的熱機(jī)特性,因此它們的工作穩(wěn)定性不一樣,設(shè)計的電阻比在設(shè)備生命周期中會發(fā)生很大變化。TCR 特性和比率對于高精度電路極為重要。

  傳統(tǒng)線繞電阻加工方法不能消除纏繞、封裝、插入和引線成型工藝中產(chǎn)生的各種應(yīng)力。固定過程中,軸向引線往往采用拉緊工藝,通過機(jī)械力加壓封裝。這兩種方法會改變電阻,無論加電或不加電。從長期角度看,由于電阻絲調(diào)整為新的形狀,線繞元件會發(fā)生物理變化。

  

  由陶瓷基片上厚度為 50 ? 至 250 ? 的金屬沉積層組成 (采用真空或濺射工藝)。薄膜電阻單位面積阻值高于線繞電阻或 Bulk Metal? 金屬箔電阻,而且更為便宜。在需要高阻值而精度要求為中等水平時,薄膜電阻更為經(jīng)濟(jì)并節(jié)省空間。

  它們具有最佳溫度敏感沉積層厚度,但最佳薄膜厚度產(chǎn)生的電阻值嚴(yán)重限制了可能的電阻值范圍。因此,采用各種沉積層厚度可以實現(xiàn)不同的電阻值范圍。薄膜電阻的穩(wěn)定性受溫度上升的影響。薄膜電阻穩(wěn)定性的老化過程因?qū)崿F(xiàn)不同電阻值所需的薄膜厚度而不同,因此在整個電阻范圍內(nèi)是可變的。這種化學(xué)/機(jī)械老化還包括電阻合金的高溫氧化。此外,改變最佳薄膜厚度還會嚴(yán)重影響 TCR。由于較薄的沉積層更容易氧化,因此高阻值薄膜電阻退化率非常高。

  由于金屬量少,薄膜電阻在潮濕的條件下極易自蝕。浸入封裝過程中,水蒸汽會帶入雜質(zhì),產(chǎn)生的化學(xué)腐蝕會在低壓直流應(yīng)用幾小時內(nèi)造成薄膜電阻開路。改變最佳薄膜厚度會嚴(yán)重影響 TCR。由于較薄的沉積層更容易氧化,因此高阻值薄膜電阻退化率非常高。

  厚膜電阻

  如前所述,受尺寸、體積和重量的影響,線繞電阻不可能采用晶片型。盡管精度低于線繞電阻,但由于具有更高的電阻密度 (高阻值/小尺寸) 且成本更低,厚膜電阻得到廣泛使用。與薄膜電阻和金屬箔電阻一樣,厚膜電阻頻響速度快,但在目前使用的電阻技術(shù)中,其噪聲最高。雖然精度低于其他技術(shù),但我們之所以在此討論厚膜電阻技術(shù),是由于其廣泛應(yīng)用于幾乎每一種電路,包括高精密電路中精度要求不高的部分。

  厚膜電阻依靠玻璃基體中粒子間的接觸形成電阻。這些觸點構(gòu)成完整電阻,但工作中的熱應(yīng)變會中斷接觸。由于大部分情況下并聯(lián),厚膜電阻不會開路,但阻值會隨著時間和溫度持續(xù)增加。因此,與其他電阻技術(shù)相比,厚膜電阻穩(wěn)定性差 (時間、溫度和功率)。

  由于結(jié)構(gòu)中成串的電荷運動,粒狀結(jié)構(gòu)還會使厚膜電阻產(chǎn)生很高的噪聲。給定尺寸下,電阻值越高,金屬成份越少,噪聲越高,穩(wěn)定性越差。厚膜電阻結(jié)構(gòu)中的玻璃成分在電阻加工過程中形成玻璃相保護(hù)層,因此厚膜電阻的抗?jié)裥愿哂诒∧る娮琛?/P>

  金屬箔電阻

  將具有已知和可控特性的特種金屬箔片敷在特殊陶瓷基片上,形成熱機(jī)平衡力對于電阻成型是十分重要的。然后,采用超精密工藝光刻電阻電路。這種工藝將低 TCR、長期穩(wěn)定性、無感抗、無 ESD 感應(yīng)、低電容、快速熱穩(wěn)定性和低噪聲等重要特性結(jié)合在一種電阻技術(shù)中。

  這些功能有助于提高系統(tǒng)穩(wěn)定性和可靠性,精度、穩(wěn)定性和速度之間不必相互妥協(xié)。為獲得精確電阻值,大金屬箔晶片電阻可通過有選擇地消除內(nèi)在“短板”進(jìn)行修整。當(dāng)需要按已知增量加大電阻時,可以切割標(biāo)記的區(qū)域 (圖2),逐步少量提高電阻。

  工程師基礎(chǔ)知識充電:常用電阻特性優(yōu)缺點比較

  圖2

  合金特性及其與基片之間的熱機(jī)平衡力形成的標(biāo)準(zhǔn)溫度系數(shù),在0 °C 至 + 60 °C 范圍內(nèi)為 ± 1 ppm/°C (Z 箔為0.05 ppm/°C) (圖3)。

  工程師基礎(chǔ)知識充電:常用電阻特性優(yōu)缺點比較

  圖3

  采用平箔時,并聯(lián)電路設(shè)計可降低阻抗,電阻最大總阻抗為 0.08 uH。最大電容為 0.05 pF。1-k? 電阻設(shè)置時間在 100

光敏電阻相關(guān)文章:光敏電阻工作原理



上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉