IC測試技術(shù)將進入新的階段

一、降低測試成本提高測試速度勢在必行

任何一種電子產(chǎn)品都離不開體積小、功能強的芯片，正是芯片推動著IC飛速發(fā)展，同時，也推動著IC電子設計自動化和測試技術(shù)的發(fā)展，但是測試不可避免的地要滯后于IC的開發(fā)。

系統(tǒng)級芯片（或系統(tǒng)集成芯片）測試是一個費時間的過程。要完成測試，要降低測試成本，需要生成數(shù)千測試圖形和矢量，還要達到足夠高的故障覆蓋率才行。隨著測試鏈從芯片級延伸到板級、系統(tǒng)級、最后到現(xiàn)場級測試，面臨的測試挑戰(zhàn)倍增。每一級都將增加費用，測試成本可能將占到芯片成本的一半。

全美IC供貨商工業(yè)協(xié)會要求迅速降低測試成本。全美電子制造首創(chuàng)公司在半導體工業(yè)發(fā)展藍圖上，提出在今后10年中將測試成本降低90％。半導體工業(yè)協(xié)會負責確定的這一國際半導體技術(shù)發(fā)展藍圖采用了美國、歐洲、韓國和中國臺灣的數(shù)據(jù)。

英特爾公司的副總裁PatrickCelsinger先生利用1998年更新的技術(shù)發(fā)展藍圖數(shù)據(jù)，提出了測試摩爾定律，并在美國大西洋城舉行的1999年國際測試會議上就此做了講演。該定律預測未來幾年，每一晶體管的硅投資成本將低于其測試成本。PatrickCelsinger先生指出，硅成本已迅速下降，測試成本卻基本保持不變。并且，被測器件的速度常常比測試設備能測的速度高。也就是說，測試設備的發(fā)展速度已跟不上測試對象的發(fā)展。同時，測試成本在制造成本中所占比例過大。

二、混合信號測試總線新標準

伴隨系統(tǒng)級芯片嵌入核或虛擬部件（IP模塊）概念的出現(xiàn)，產(chǎn)生了混合信號測試的概念。芯片的測試重點一直是數(shù)字輸入/輸出，但某些嵌入核和芯片需要模擬測試。為此，IEEE半導體工業(yè)協(xié)會（SA）標準委員會于1999年6月批準了建立混合信號測試總線標準的1149.4文件。

1149.4測試總線能將板上所有芯片與板外的模擬激勵信號源和對激勵作出響應的測量儀器相連。對每一塊混合信號IC而言，1149.4測試總線規(guī)定了芯片上的矩陣開關(guān)。這樣，通過芯片的邊界掃描寄存器就能夠把特定的管腳與1149.4總線直接相連。

IEEE1149.4向被測的系統(tǒng)級芯片提供了連接模擬激勵與響應的路徑。符合此標準的器件通過與1149.1兼容的數(shù)據(jù)寄存器（IEEE1149.1-1990規(guī)定的標準測試接入端和邊界掃描結(jié)構(gòu)）控制的虛擬模擬開關(guān)陣列，就能提供模擬測試能力。通過符合IEEE1149.4標準的混合信號器件的每一根模擬管腳均能輸入模擬電流，輸出電壓響應。

每一根模擬管腳都能仿真1149.1測試接入端標準的數(shù)字狀態(tài)，即提供靜止的高低電平，并捕獲數(shù)字響應。

IEEE1149.4標準的重點是互連（包括擴展的互連）測試。許多模擬信號管腳不是直接連到其它IC管腳上，而是通過無源元件來連接的，即在模擬管腳之間連接有電阻、電容、電感，從而形成了擴展互連。為了對模擬信號管腳進行互連測試，1149.4標準包括一個完整的管腳邊界環(huán)路。本質(zhì)上，所有管腳的邊界掃描寄存器都是基于管腳的測試單元。另外，IEEE1149.4還應用邊界掃描寄存器來捕捉每一模擬信號管腳的電壓比特值。采用這種方式，模擬管腳已用于簡單互連芯片的短路和開路測試。

三、混合信號測試呼喚測試新技術(shù)

混合信號測試總線是測試數(shù)字和模擬信號的起點，但不是解決問題的全部方案。

集成電路制造商希望找到一種測試方法，既能確保產(chǎn)品高質(zhì)量，又能使成本合算。換句話說，測試是一種使合格產(chǎn)品產(chǎn)量最大、次品減至最低的方式。隨著越來越多的核，無論是存儲器、邏輯電路、鎖相環(huán)即射頻IC核都集成到系統(tǒng)級芯片中。目前，制造商幾乎找不到一種滿意的自動測試設備來測試它們?，F(xiàn)有的測試設備還不能測試像鎖相環(huán)等模擬/混全信號器件。安捷倫技術(shù)公司自動測試分部的CregCeary先生說，過去的芯片或是混合信號器件或是數(shù)字器件。而現(xiàn)在的一些器件可能是數(shù)字的，但卻有大量的模擬特性，這就對測試設備提出了新的測試需求。對此，模擬與混合信號核目前還沒有明確的測試方案。而數(shù)字測試系統(tǒng)能使用基于掃描的測試方法來測試其內(nèi)部特性。數(shù)字測試大部分是結(jié)構(gòu)性測試，它能檢測開路、短路和邏輯狀態(tài)。而模擬測試多半是有關(guān)特性的功能測試，它能檢查器件的工作是否正常。一個方案就是將測試過程分散到整個制造過程中，把成本分散開。確定在每一級（晶片、芯、襯底、板、系統(tǒng)和最終產(chǎn)品）應該監(jiān)視什么。對混合信號IC的模擬部分必須采用復雜的高精度的功能測試。唯一明確的答案是對芯片的模擬部分的功能進行直接測量。然而，混合信號測試系統(tǒng)太昂貴，定價高達100～300萬美元，因為它包括模擬與數(shù)字測試設備。

四、數(shù)字測試新標準有待擴充改進

IEEE和VSI（虛擬插座接口）聯(lián)盟等標準化組織，都是通過使IC測試的某些方面實現(xiàn)一致性來降低測試成本。如果每一測試設備，不管誰開發(fā)的，都能運行設計IC時開發(fā)的測試圖形，就能縮短測試時間，降低測試成本。1999年獲得正式批準的標準IEEE1450是有關(guān)數(shù)字測試矢量的標準測試接口語言（STIL）。它能將CAD和CAE環(huán)境的測試矢量傳輸給自動測試設備。IC生產(chǎn)商與自動測試設備制造商的工業(yè)聯(lián)合體一起開發(fā)了這種標準測試接口語言，是為了解決大量數(shù)字測試數(shù)據(jù)的裝入問題。這一標準語言的確定對涉及這一問題的各方（產(chǎn)生數(shù)據(jù)的電子設計自動化設備供貨商、處理數(shù)據(jù)的IC供貨商和接受數(shù)據(jù)的自動測試設備供貨商）都是有益的。標準測試接口語言能在仿真器、自動測試圖形發(fā)生器（ATPG）、內(nèi)置自測試（BIST）和自動測試設備之間傳輸測試圖形，而現(xiàn)有的設計工具的不同軟件界面不能進行這種傳輸。通過采用連接IC設計和測試環(huán)境的標準方式很容易產(chǎn)生、傳輸和處理測試數(shù)據(jù)。通過對數(shù)據(jù)通用格式的定義，IEEE1450允許立即連接支持該標準的測試設備。不需要支持特殊語言的內(nèi)部測試接口，也不用修改這些接口，就能支持不同的設備。這一關(guān)聯(lián)的標準使得產(chǎn)生共享工具的環(huán)境成為可能，并可在供貨商和測試環(huán)境之間尋找到通用的測試流。

標準測試接口語言支持測試設備的仿真和自動測試圖形發(fā)生器工具產(chǎn)生的定時、技術(shù)性能、圖形和串行掃描描述。功能強大的波形支持信號定時的分級定義，并十分適合現(xiàn)代微處理器的總線結(jié)構(gòu)。定時可用定時性能表和定時關(guān)系表來表示。

測試矢量數(shù)據(jù)可用增量格式，以取消冗余的數(shù)據(jù)。循環(huán)矢量可定義為宏信息，以進一步減少測試數(shù)據(jù)量。由于構(gòu)成了標準測試接口語言格式，因此，當微處理器供貨商需要時，還可以對圖形文件進行修改和重復使用。標準測試接口語言存儲支持邊界掃描的串行掃描數(shù)據(jù)，不用干預測試轉(zhuǎn)換，就可直接進行測試。IC數(shù)字測試其它方面的標準化工作還在進行，數(shù)據(jù)IEEE1450標準工作組的意見，標準化努力已擴大到5個方面。在半導體設計環(huán)境方面有P1450.1，直流電平的技術(shù)性能方面有P1450.2，測試儀的測試對象方面有P1450.3，測試流方面有P1450.4，半導體測試方法方面有P1450.5。這5方面中的每一方面都與主要的IEEE1450標準有關(guān)，并是具有其它能力的完整方面。它們可單獨使用，如果一個環(huán)境需要所有的能力，也可集中使用。最終，IEEE1450系列標準將包括以上所有這些方面，但是要制定每一標準的所有條款還需要一段時間。

IEEE1450.1就是個很好的例子。這一有關(guān)設計環(huán)境的標準測試接口語言（STIL）擴展包括由嵌入核測試標準開發(fā)組確定的結(jié)構(gòu)。其構(gòu)想是用標準測試接口語言來定義結(jié)構(gòu)，以便對設計的嵌入核的測試圖形進行定義，從而這些測試可合并到整個器件的更高一級測試中。這樣，利用標準測試接口語言定義的結(jié)構(gòu)必須能將測試器件環(huán)境獲得的失效信息與原始激勵和設計數(shù)據(jù)關(guān)聯(lián)起來。如何做到所有這些是個“難點”，為了擴大標準測試接口語言定義在IC設計階段的應用，必須擴展執(zhí)行概念，使標準接口語言作為一種激勵語言。采用這種方式，該語言可能首先作為數(shù)據(jù)的中間形式，然后獲得測試環(huán)境下作為輸入端模擬數(shù)據(jù)所需的設計信息。

最終，標準制定小組規(guī)劃確定一種結(jié)構(gòu)，它能使設計環(huán)境與測試失效信息相關(guān)聯(lián)。然后，通過采用標準測試接口語言的失效輸入，完成調(diào)試和診斷。

五、嵌入核測試標準急需系統(tǒng)推出

現(xiàn)在芯片設計的一個重點是系統(tǒng)級芯片。這種IC將重復使用已設計好的功能復雜的電路模塊，即嵌入核，也稱為IP模塊或虛擬部件。對包括兩個或多個廠商提供的嵌入核的IC的可測性來說，還沒有一個標準。每一個核提供商都在其產(chǎn)品上設計了一些可測性電路。然而，如果沒有單獨定義的、公開的可測性設計方法，核集成商不能自動檢測每一核的可測性，也不能對它們進行集成。; IEEEP1500是測試嵌入核的推薦標準。它已正式稱為基于嵌入核的IC的P1500標準可測性方法。P1500工作組為重復使用IP模塊的IC制定了一個標準可測性方法。該標準的概念在于具有獨立性，即嵌入核具有自測試電路，在功能上與整個IC或其它嵌入核無關(guān)。

IEEEP1500的目的是確定檢測與診斷這類IC故障的可測性要求，同時使不同廠商提供的核易于交互。可測性設計方法的結(jié)果是自動識別和配置含嵌入式核的IC的可測性特性。該方法適合各類數(shù)字嵌入式核。

P1500努力的關(guān)鍵不是標準化核的測試方法，而是標準化核的測試語言（CTL）和測試核的殼（wrapper）。核測試語言與標準測試接口語言有許多相同的基本原理。它為核提供商向核集成商提供了一個正式的傳遞方式。對每一種核可供利用的信息有測試方法、限制條件、故障覆蓋率和圖形信息等。

P1500特別工作組已解決了有關(guān)技術(shù)問題，并將通過測試實例來進行驗證。β測試計劃正在制定中。有關(guān)該語言的正式文件已于1999年12月發(fā)布?；静糠质强膳渲玫?，可升級的殼。通過與芯片上的測試接入部分連接，殼使系統(tǒng)級芯片中的核測試變得極為容易。這樣，通過指令寄存器進行測試方式轉(zhuǎn)換，殼可以進行內(nèi)部測試、外部測試和診斷。

殼和指令寄存器都是P1500結(jié)構(gòu)特別工作組的“作品”，其目標是使核測試標準化：

●確定系統(tǒng)級芯片與嵌入核之間的測試接口；

●通過核的接入和隔離，測試重復使用的核，包括邏輯電路的可測性和內(nèi)部的互連；

●采用即插即用協(xié)議，增加核測試的交互作用，從而提供核供貨商與用戶的測試效率。最終，核測試方法由核供應商確定。IEEE1500支持幾種測試方法，如掃描測試、內(nèi)部自測試和IDDQ（靜態(tài)電流）測試。但是，核的集成商確定系統(tǒng)級芯片的測試接入機制。P1500標準確定了用于系統(tǒng)級芯片上的核的接入與隔離的核測試機制。

六、滿足急需的工業(yè)規(guī)范應不斷地及時推出

正式標準要等很長的時間才能制定出來。如制定混合信號測試總線就用了8年。在工業(yè)界，早上市是成功的關(guān)鍵。無測試標準的情況不能再延續(xù)下去了。1999年7月，VSI（虛擬插座接口）聯(lián)盟發(fā)布了一系列規(guī)范，希望它能填補發(fā)布IEEE1500之前的空白。事實上，VSI聯(lián)盟工作組包括了制定IEEE1500標準的公司。

VSI聯(lián)盟的這一規(guī)范有一個笨拙的名稱：《測試數(shù)據(jù)交換格式和虛擬部件提供商準則1.0版本》。當虛擬部件（IP模塊）提供商與測試集成商之間進行數(shù)據(jù)交換時，什么信息應采用什么格式是工業(yè)界試圖確定的。目的是為了能測試包含不同廠商提供的核的系統(tǒng)級芯片。

該規(guī)范集擴展了聯(lián)盟結(jié)構(gòu)文件中有關(guān)測試的信息。它詳細地說明了IP模塊提供商應提供的測試和可測性設計指標。提供的信息包括核測試策略、可測性、可測性設計方法、隔離技術(shù)、協(xié)議等方面的數(shù)據(jù)，但沒提到與虛擬部件有關(guān)的測試矢量和協(xié)議等信息。通過確定這些提供的信息，核的提供商將向測試集成商提供開發(fā)整個系統(tǒng)級芯片測試程序的測試數(shù)據(jù)。

該標準甚至建議使用表格形式來規(guī)范提供的信息。為了避免術(shù)語造成的混淆，還包括了涉及一系列可測性設計準則和標準的通用測試術(shù)語。VSI聯(lián)盟制造測試工作組對該規(guī)范的進一步修改將滿足嵌入核集成商與測試工程師之間進行信息傳輸?shù)男枰?。修改后，這些規(guī)范有助于測試工程師選擇適合的測試設備，也有助于測試工程師評估自動測試設備的速率、精度、定時靈活性、測試成本和有效性。