新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 高速ADC電源設計方案

高速ADC電源設計方案

作者: 時間:2011-05-27 來源:網(wǎng)絡 收藏
流信號量定義為一個與轉換器輸入滿量程相關的值。例如,如果的滿量程為2Vpp,則使用200mVpp或-20dB。接下來讓轉換器的輸入端接地(不施加模擬信號),查找噪聲基底/FFT頻譜中處于測試頻率的誤差雜散,如圖2所示。若要計算PSRR,只需從FFT頻譜上所示的誤差雜散值中減去–20dB即可。例如,如果誤差雜散出現(xiàn)在噪聲基底的-80dB處,則PSRR為-80dB - (-20dB),即-60dB(PSRR = 誤差雜散(dB) - 示波器測量結果(dB))。-60dB的值似乎不太正常,但如果換算成電壓,它相當于1 mV/V(或10-60/20),這個數(shù)字對于任何轉換器數(shù)據(jù)手冊中的PSRR規(guī)格而言都并不鮮見。

FFT頻譜

  下一步是改變交流信號的頻率和幅度,以便確定在系統(tǒng)板中的PSRR特性。數(shù)據(jù)手冊中的大部分數(shù)值是典型值,可能只針對最差工作條件或最差性能的電源。例如,相對于其它電源,+5 V模擬電源可能是最差的。應確保所有電源的特性都有說明,如果說明得不全面,請咨詢廠家。這樣,設計人員將能為每個電源設置適當?shù)脑O計約束條件。

  請記住,使用LC配置測試PSRR/PSMR時有一個缺點。當掃描目標頻段時,為使電源引腳達到所需的輸入電平,波形發(fā)生器輸出端所需的信號電平可能非常高。這是因為LC配置會在某一頻率(該頻率取決于所選的值)形成陷波濾波器。這會大大增加陷波濾波器處的接地電流,該電流可能會進入模擬輸入端。要解決這一問題,只需在測試頻率造成測量困難時換入新的LC值。這里還應注意,LC網(wǎng)絡在直流條件下也會發(fā)生損耗。記住要在ADC的電源引腳上測量直流電源,以便補償該損耗。例如,+5V電源經(jīng)過LC網(wǎng)絡后,系統(tǒng)板上可能只有+4.8V。要補償該損耗,只需升高電源電壓即可。

PSMR的測量方式基本上與PSRR相同。不過在測量PSMR時,需將一個模擬輸入頻率施加于測試設置,如圖3所示。

PSMR的測量方式基本上與PSRR相同

  另一個區(qū)別是僅在低頻施加調(diào)制或誤差信號,目的是觀察此信號與施加于轉換器的模擬輸入頻率的混頻效應。對于這種測試,通常使用1-100kHz頻率。只要能在基頻周圍看到誤差信號即混頻結果,則說明誤差信號的幅度可以保持相對恒定。但也不妨改變所施加的調(diào)制誤差信號幅度,以便進行檢查,確保此值恒定。為了獲得最終結果,最高(最差)調(diào)制雜散相對于基頻的幅度之差將決定PSMR規(guī)格。圖4所示為實測PSMR FFT頻譜的示例。

高速ADC電源設計方案

  電源噪聲分析

  對于轉換器和最終的系統(tǒng)而言,必須確保任意給定輸入上的噪聲不會影響性能。前面已經(jīng)介紹了PSRR、PSMR及其重要意義,下面將通過一個示例說明如何應用所測得的數(shù)值。該示例將有助于設計人員明白,為了了解電源噪聲并滿足系統(tǒng)設計需求,應當注意哪些方面以及如何正確設計。

  首先選擇轉換器,然后選擇調(diào)節(jié)器、LDO、開關調(diào)節(jié)器或其它器件。并非所有調(diào)節(jié)器都適用。應當查看調(diào)節(jié)器數(shù)據(jù)手冊中的噪聲和紋波指標,以及開關頻率(如果使用開關調(diào)節(jié)器)。典型調(diào)節(jié)器在100 kHz帶寬內(nèi)可能具有10 μV rms噪聲。假設該噪聲為白噪聲,則它在目標頻段內(nèi)相當于31.6 nVrms/rt-Hz的噪聲密度。

  



關鍵詞: ADC 電源設計

評論


相關推薦

技術專區(qū)

關閉