CMOS帶隙基準(zhǔn)電壓源的設(shè)計

0 引言

隨著系統(tǒng)集成技術(shù)(SOC)的飛速發(fā)展，基準(zhǔn)電壓源已成為大規(guī)模、超大規(guī)模集成電路和幾乎所有數(shù)字模擬系統(tǒng)中不可缺少的基本電路模塊?；鶞?zhǔn)電壓源是超大規(guī)模集成電路和電子系統(tǒng)的重要組成部分，可廣泛應(yīng)用于高精度比較器、A／D和D／A轉(zhuǎn)換器、隨機(jī)動態(tài)存儲器、閃存以及系統(tǒng)集成芯片中。事實(shí)上，高性能基準(zhǔn)電壓源直接影響著電子系統(tǒng)的性能和精度。由于帶隙基準(zhǔn)電壓源能實(shí)現(xiàn)高電源抑制比(PSRR)和低溫度系數(shù)，為此，本文提出了一種基于0．35μm標(biāo)準(zhǔn)CMOS工藝的高性能帶隙基準(zhǔn)電壓源的設(shè)計方法。

1 帶隙基準(zhǔn)電壓源的電路設(shè)計

1．1 基本原理

本設(shè)計利用晶體管基射結(jié)電壓差△VBE的正溫漂去補(bǔ)償晶體管基射結(jié)電壓VBE的負(fù)溫漂，從而實(shí)現(xiàn)零溫漂。對于恒流源供電的晶體管，其基射結(jié)電壓VBE隨溫度的升高而減小。但是，制作在一塊集成電路上的兩個同類晶體管，如果兩者的恒流密度比值不等于1，那么，它們的VBE之差△VBE隨溫度升高而增大。這樣，將上述的VBE和△VBE相加就能實(shí)現(xiàn)溫度補(bǔ)償。理論上，當(dāng)這個相加的電壓之和等于硅半導(dǎo)體材料的帶隙電壓(或外推電壓)時，其溫度系數(shù)為零，這也就是帶隙基準(zhǔn)電壓名稱的來歷。因為它不使用工作在擊穿狀態(tài)下的齊納穩(wěn)壓管，所以其噪聲電壓很低。同時，由于VBE受電源電壓變化的影響很小，因此，帶隙基準(zhǔn)電壓源受電源電壓變化的影響很小，這就使它具備了高穩(wěn)定度、低溫漂、低噪聲的主要優(yōu)點(diǎn)。事實(shí)上，雖然傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)能輸出比較精確的電壓，但其電源電壓較高(大于3 V)，且基準(zhǔn)電壓范圍有限，所以有待改進(jìn)和提高。

1．2 核心基準(zhǔn)電路的設(shè)計

根據(jù)典型帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)，考慮到與CMOS工藝的兼容性，設(shè)計上可以用PNP晶體管代替NPN晶體管來實(shí)現(xiàn)典型帶隙基準(zhǔn)電壓源電路。為了保證兩個晶體管的偏置電流具有相同的溫度特性，本設(shè)計采用PMOS電流源而不是電阻來給晶體管提供偏置電流。

對于n阱CMOS工藝，該基準(zhǔn)源的核心電路如R1可提供一個PTAT電流Il，假設(shè)雙極型晶體管的基射結(jié)電壓為VBE，則Rl上的電壓為：

1．3運(yùn)算放大器的設(shè)計

運(yùn)算放大器是帶隙電壓基準(zhǔn)源電路中的關(guān)鍵之一，其開環(huán)增益和輸出失調(diào)決定了帶隙基準(zhǔn)源輸出的精度和穩(wěn)定性，VOS的大小可能導(dǎo)致相當(dāng)大的基準(zhǔn)源輸出電壓誤差。此外，VOS自身也是溫度的函數(shù)。和理想運(yùn)算放大器相比，該放大電路也會引入一定的誤差。這樣，為了減小失調(diào)對基準(zhǔn)電壓的影響，運(yùn)放的失調(diào)就要盡可能地小。然而，引起失調(diào)的原因很多(如電阻之間的不匹配、晶體管之間的不匹配、運(yùn)放輸入級管子閾值電壓的不匹配、運(yùn)放的有限增益等等)。因此，這里采用常見的兩極運(yùn)算放大器結(jié)構(gòu)，其電路如圖2所示。其中，第一級放大是由PM3和PM4兩個PMOS作為驅(qū)動管，NM1和NM2作為PM3、PM4的有源負(fù)載，PM5與PM6、PM7與PM8構(gòu)成電流鏡。第二級放大則由PM6和NM4構(gòu)成共源放大器，NM4作為驅(qū)動管，PM6作為NM4的有源負(fù)載，同時也起到鏡像電流的作用。它能將第一級差分放大器的單輸出信號進(jìn)一步放大，以得到較高的電壓增益。為了能使放大器工作在低壓條件下，本設(shè)計采用PMOS管作為差分輸入級，這樣可以降低輸入共模電平。而作為輸入級的晶體管PM3和PM4，則要求有比較大的柵面積以及最小的柵長，以降低運(yùn)放的失調(diào)電壓。此外，運(yùn)放還可以采用RC補(bǔ)償網(wǎng)絡(luò)來獲得足夠的相位裕度。

1．4 電流源設(shè)計

為了提高運(yùn)算放大器在不同電壓和不同溫度下的穩(wěn)定性，以便得到性能較好的帶隙基準(zhǔn)源，本設(shè)計將電流源電路運(yùn)用于運(yùn)算放大器中。通過電流源電流可以為參考電壓生成電路及電壓比較器提供較穩(wěn)定的偏置電流。理想情況下，該電流與電源電壓無關(guān)(即偏置電流不隨電源電壓變化)。該電流源的電路形式如圖3所示。

1．5 啟動電路的設(shè)計

本設(shè)計中的啟動電路由3個MOS管構(gòu)成，圖4所示是帶有啟動電路的基準(zhǔn)電壓源電路，而其啟動電路如圖4中的左半部分所示。其中PM l2和NM 11構(gòu)成反相器，PM l3構(gòu)成共源放大器。由于電路上電時，基準(zhǔn)產(chǎn)生電路的所有晶體管均傳輸零電流，PM 13關(guān)斷，PM 12的柵極為高電平，因此，經(jīng)過反相器，PM 13的柵極輸入低電平，以使PM 13導(dǎo)通，從而提高PM l3的漏電壓，然后使運(yùn)算放大器輸出低電平，進(jìn)而使整個電路都導(dǎo)通。之后，反相器輸入端電壓再下降到低電平，輸出端變?yōu)楦唠娖?，從而關(guān)斷PM 13，以完成整個電路的啟動過程，使電路進(jìn)入正常工作狀態(tài)。

2 電路仿真和測試結(jié)果

本電路采用0．35μm CMOS標(biāo)準(zhǔn)工藝，設(shè)計采用全定制的版圖設(shè)計，同時，模擬系統(tǒng)在版圖設(shè)計中采取了許多防范措施，可把串?dāng)_、失配、噪音等影響降到最小。版圖設(shè)計主要使用Cadence公司的VirtuoSo版圖設(shè)計軟件，并用Cadence軟件進(jìn)行電路和版圖仿真，最后得到的版圖面積為l20 μm×146μm，其完整版圖見圖5所示。

2．1 版圖仿真結(jié)果

版圖完成之后，可以通過提取寄生參數(shù)來對電路進(jìn)行仿真，從而得到溫度和電壓穩(wěn)定性曲線。仿真結(jié)果顯示，兩種仿真結(jié)果的曲線幾乎完全重合，說明本文中的版圖設(shè)計比較合理，具有較好的實(shí)用性。

2．2 電路的溫度特性

圖6所示是本設(shè)計的輸出電壓溫度特性曲線。從圖6可以看出，當(dāng)輸出基準(zhǔn)電壓為1．2 V，溫度由－40℃變化至125℃時，輸出電壓變化的絕對值不超過3．2 mV。即電路能夠在相當(dāng)寬的溫度變化范圍內(nèi)，保持較高的溫度穩(wěn)定性，其相對溫度系數(shù)為16 ppm/℃，基本上可以達(dá)到最初設(shè)定的電路溫漂的設(shè)計目標(biāo)(15 ppm/℃)。

2．3 電路的電壓特性

圖7所示是本設(shè)計的電源電壓調(diào)整曲線，從圖7中可以看出，當(dāng)輸出基準(zhǔn) 電壓為
1．2 V，而且電源電壓由3 V變化至8 V時，其輸出電壓的絕對值不超過2．21 mV，因而可以看出，其結(jié)果基本可以達(dá)到設(shè)計目標(biāo)(2．2 mV)。說明電路能夠在較寬的電源電壓變化范圍內(nèi)，保持較高的電壓穩(wěn)定性。

3 結(jié)束語

本文從改進(jìn)電路結(jié)構(gòu)和版圖結(jié)構(gòu)的角度來降低失調(diào)電壓的影響，從而獲得了較高的溫度精確度，因而具有較高的實(shí)用價值。同時，本設(shè)計還有電路結(jié)構(gòu)簡單，啟動性能好，電壓輸出靈活，工作電壓范圍寬等特點(diǎn)。通過Cadence中的spectre仿真結(jié)果表明，該電路能夠滿足數(shù)字模擬集成電路的要求。