淺談低壓差線性穩(wěn)壓器的輸出噪聲
低壓差線性穩(wěn)壓器(LDO)的成本低、噪聲低、靜態(tài)電流小,外接元件也很少,通常只需要一兩個旁路電容。但是為了滿足精密電子設(shè)備的供電要求,還是要盡量減小LDO的輸出噪聲。
表示LDO輸出噪聲的方法
有三種方法可表示LDO的輸出噪聲。
● 在一定頻率范圍內(nèi),輸出電壓噪聲的均方值 (RMS)。
● 在一定頻率范圍(10Hz~100kHz)內(nèi),輸出電壓噪聲的峰峰值(見圖1)。圖中所示為SGM2007( Vout=3.0V,Cout=10μF,Cbp=0.1μF,Iload=10mA )在10Hz~100kHz內(nèi)的噪聲輸出峰峰值。
圖110Hz~100kHz內(nèi)的SGM2007噪聲
本文所討論的噪聲都是在一定頻率范圍內(nèi),如10Hz~100kHz。一般的LDO輸出噪聲在10Hz~20MHz內(nèi)還是比較大的(見圖2)。
圖210Hz~20kHz內(nèi)的LDO輸出噪聲
一般輸出電壓噪聲的峰峰值在一定頻率范圍內(nèi)為均方值 (RMS)的6.6倍,這就為客戶在具體頻率下的應(yīng)用提供了很好的參考。
● 在某一頻率點(diǎn),輸出電壓的噪聲密度值(nV√HZ )。
產(chǎn)生噪聲的原因
LDO主要包括了啟動電路、恒流源偏置單元、使能電路、調(diào)整元件、基準(zhǔn)源、誤差放大器、反饋電阻網(wǎng)絡(luò)和保護(hù)電路等。它的基本工作原理是:系統(tǒng)加電,如果使能腳處于高電平時,電路開始啟動。恒流源電路給整個電路提供偏置,基準(zhǔn)源電壓快速建立,輸出隨著輸入不斷上升。當(dāng)輸出即將達(dá)到規(guī)定值時,由反饋網(wǎng)絡(luò)得到的輸出反饋電壓也接近于基準(zhǔn)電壓值,此時誤差放大器將輸出反饋電壓和基準(zhǔn)電壓之間的誤差進(jìn)行放大,再經(jīng)調(diào)整管放大到輸出,從而形成負(fù)反饋,保證了輸出電壓穩(wěn)定在規(guī)定值。同理,如果輸入電壓變化或輸出電流變化,閉環(huán)回路將使輸出電壓保持不變,即:
Vout=(R1+R2)/R2×Vref (1)
LDO的輸出噪聲受其內(nèi)部設(shè)計(jì)和外部旁路、補(bǔ)償電路的影響。圖3是LDO的簡單結(jié)構(gòu)框圖。由圖可知,LDO輸出噪聲的主要來源是基準(zhǔn)電路(Voltage Reference)模塊,其產(chǎn)生的基準(zhǔn)噪聲在輸出端被放大。此外,影響LDO輸出噪聲的其他因素還有:LDO內(nèi)部放大器的極點(diǎn)、零點(diǎn)和輸出極點(diǎn),外部輸出電容的容值和輸出電容的等效串聯(lián)電阻(ESR)值,以及負(fù)載值。
圖3LDO簡單結(jié)構(gòu)
降低輸出噪聲的方法
● BP 端加旁路電容
為降低基準(zhǔn)噪聲,需要在基準(zhǔn)的輸出端增加一路低通濾波器,濾波器可以集成在LDO內(nèi)部或由外部電路實(shí)現(xiàn)。但內(nèi)置濾波器占用了較大的管芯尺寸,增加了芯片的設(shè)計(jì)和生產(chǎn)成本。為此,有些低噪聲LDO芯片只是提供一個基準(zhǔn)的引腳BP(Bypass),用于連接基準(zhǔn)旁路電容。
連接基準(zhǔn)旁路電容可降低基準(zhǔn)噪聲,使基準(zhǔn)噪聲成為產(chǎn)生LDO輸出噪聲的次要因素。建議使用典型值為 470pF~0.01μF的陶瓷電容,也可使用此范圍以外的電容,但會對輸入電源上電時LDO 輸出電壓上升的速度產(chǎn)生影響。旁路電容值越大,輸出電壓上升速率越慢。在使用時要注意這點(diǎn)。
圖4為旁路電容對SG2001輸出噪聲的影響。由圖可見,隨著旁路電容的增大,輸出噪聲也會有一定程度的減少。
圖4旁路電容對SG2001輸出噪聲的影響
● 減小LDO的負(fù)載電流。
負(fù)載電流也會在一定程度上影響LDO的輸出噪聲。圖5為負(fù)載電流對SGM2007輸出噪聲影響。由圖可見,隨著負(fù)載電流的增大,輸出噪聲也會有一定的增加。為了減小負(fù)載電流對LDO輸出噪聲的影響,要盡量選擇輸出電流大的LDO。
圖5負(fù)載電流對LDO噪聲的影響
● 增大LDO的輸出電容
LDO需要連接外部輸入和輸出電容器。利用較低ESR的大電容器一般可以全面提高電源抑制比(PSRR)、噪聲以及瞬態(tài)性能。陶瓷電容器通常是首選,因?yàn)槠鋬r格低且故障模式是斷路模式。此外,輸出電容器的等效串聯(lián)電阻(ESR)也會影響其穩(wěn)定性。陶瓷電容器具有較低的ESR,大概為10 mΩ量級。
評論