了解基于IC的時鐘分布系統(tǒng)中的鎖相環(huán)

　　時序信號對于數(shù)字設(shè)備、通信系統(tǒng)和無所不在的網(wǎng)絡(luò)的可靠操作至關(guān)重要，可用于協(xié)調(diào)電路動作。這些信號同步來自同步路徑的數(shù)據(jù)信號流，同時控制發(fā)出的指令信號，以便管理互聯(lián)數(shù)字模塊。生成這種信號(也通常稱為時鐘)的一個簡單方法就是采用本地振蕩器。但是，當(dāng)前許多復(fù)雜系統(tǒng)都需要各種不同的時鐘頻率，同時要確保高精度和低噪聲。系統(tǒng)設(shè)計人員可根據(jù)系統(tǒng)中所需的各種不同頻率來放置相應(yīng)數(shù)量的振蕩器。這種做法會占用板卡空間需求，提高復(fù)雜性，并增加系統(tǒng)成本。

　　解決此問題的方法之一就是采用基于PLL的(鎖相環(huán))時鐘分布法。PLL可被集成到單個IC中，并扇出多個不同頻率的時鐘，如圖1所示。這樣的芯片IC設(shè)計可以大幅減小尺寸并降低功耗。

　　PLL在高性能數(shù)字系統(tǒng)中被廣泛用于生成片上時鐘。此外，PLL也可被集成到幾乎所有的大規(guī)?；旌闲盘柡蛿?shù)字片上系統(tǒng)(SoC)中?；赑LL的時鐘分布系統(tǒng)可將任何單個板級時鐘源作為輸入源并生成多個時鐘輸出，其頻率相對于輸入源而言可大可小。