基于DSP和FPGA的視頻編碼器

3 測(cè)試結(jié)果

表1為編碼器進(jìn)行裝載測(cè)試的測(cè)試結(jié)果(1幀的平均值)。裝載測(cè)試是首先將視頻測(cè)試序列裝載到編碼器的SDRAM中,然后進(jìn)行壓縮編碼。使用的視頻序列為標(biāo)準(zhǔn)測(cè)試序列mother(CIF格式,彩色,YUV4∶2∶0,5幀),DSP主頻設(shè)置為200MHz。

表2為美國(guó)TI(TexasInstrument)公司基于DSK6711EVM板開發(fā)的H.263視頻編碼器的性能測(cè)試數(shù)據(jù)(裝載測(cè)試)[6],DSP主頻為150MHz。TI公司針對(duì)DSK6711對(duì)H.263做了全面優(yōu)化,算法關(guān)鍵代碼采用了線性匯編語言編寫。H.263視頻編碼算法與MPEG視頻編碼算法的壓縮編碼原理、過程和計(jì)算復(fù)雜度大致相當(dāng),因此二者具有可比性。

從表1和表2可以看出,研制的視頻編碼器平均壓縮幀率為39.2f/s(CIF圖像),而TI公司開發(fā)的視頻編碼器平均壓縮幀率為20f/s(CIF圖像),絕對(duì)性能提高了96%,考慮到DSP主頻的因素,相對(duì)性能仍然提高了47%。

4 結(jié)論

采用DSP和FPGA協(xié)同技術(shù)設(shè)計(jì)實(shí)現(xiàn)了一個(gè)高性能的MPEG24視頻編碼器。使用FPGA完成編碼器I/O功能,使用DSP進(jìn)行視頻壓縮編碼,二者能夠很好地并行工作,系統(tǒng)設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)捷,硬件工作可靠。同時(shí),針對(duì)DSPC6201片內(nèi)資源特點(diǎn)優(yōu)化了視頻壓縮的數(shù)據(jù)流模式,采用MTJBSC算法有效地降低了壓縮算法的計(jì)算復(fù)雜度。測(cè)試結(jié)果表明,采用MPEG24視頻標(biāo)準(zhǔn)該視頻編碼器每秒能夠每秒壓縮39.2幀CIF圖像。