數(shù)據(jù)采集裝置在某型控制器中的應(yīng)用

3．2．2 IDT7133的訪問(wèn)沖突控制
使用雙口RAM的關(guān)鍵是需要對(duì)其進(jìn)行邏輯仲裁，否則可能會(huì)導(dǎo)致數(shù)據(jù)訪問(wèn)沖突。當(dāng)控制器同時(shí)讀寫(xiě)雙端口RAM IDT7133時(shí)，可能存在以下兩種情況：
(1)無(wú)沖突的訪問(wèn)控制
當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作一般不會(huì)發(fā)生沖突。此時(shí)任一端口被選中，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制和輸出控制。IDT7133無(wú)沖突的讀寫(xiě)控制真值表如表3所列。其中，L表示邏輯低；H表示邏輯高；X表示無(wú)關(guān)。

也只有一個(gè)輸出低電平，不會(huì)同時(shí)輸出低電平，從而保證至少有一個(gè)端口能進(jìn)行正常訪問(wèn)。其判斷方式有以下兩種：
第一種是判斷：如果地址匹配并且在信號(hào)之前有效，片上的控制邏輯在和之間進(jìn)行判斷來(lái)選擇端口；
第二種是地址有效判斷：如果信號(hào)在地址匹配之前有效，片上的控制邏輯在左、右地址間進(jìn)行判斷來(lái)選擇端口。
3．3 數(shù)據(jù)交換模塊的設(shè)計(jì)
本控制器DSP間的數(shù)據(jù)通信采用雙端口RAM的通信方式的電路框圖如圖6所示。該電路通過(guò)兩個(gè)譯碼電路分別產(chǎn)生左側(cè)端口的控制信號(hào)R／WLUB、R／WLUB、在啟動(dòng)信號(hào)的上升沿開(kāi)始轉(zhuǎn)換。轉(zhuǎn)換結(jié)果采用查詢(xún)方式讀取，當(dāng)查詢(xún)到EOC引腳輸出低電平時(shí)，DSP發(fā)出讀信號(hào)將數(shù)據(jù)讀入。此時(shí)該通道的A／D采樣完成，下一個(gè)周期進(jìn)行另一個(gè)通道的采樣，直到所有通道的采樣完成為止。
圖8所示是其模數(shù)采樣程序流程圖。

5 結(jié)語(yǔ)
本文針對(duì)某型控制器的需求，分別設(shè)計(jì)了以DSP為核心的數(shù)據(jù)采集模塊，并采用雙端口RAM方式構(gòu)建了數(shù)據(jù)交換模塊，從而很好地解決了因數(shù)據(jù)傳輸速度低所引起的瓶頸問(wèn)題，文中同時(shí)給出了模數(shù)采樣程序流程圖。經(jīng)驗(yàn)證，本系統(tǒng)可以達(dá)到預(yù)定功能，具有一定參考價(jià)值。