基于非IDE專用接口芯片的自主型光盤復制機的系統(tǒng)設計

　　自1980年P(guān)hilips和Sony公司推出的數(shù)字聲音標準的CD（Compact Disc）以來,CD就以其信息存儲量大、存儲時間長和容易攜帶等優(yōu)點,受到人們的青睞,并被廣泛應用于娛樂、發(fā)行、信息存儲和備份等方面。隨著近年來可擦寫光盤驅(qū)動器CD-R（CD-Record-able）的出現(xiàn)和廉價可寫光盤CD-WO（CD-Write Once）的漸漸普及,光盤的復制、刻錄變得容易起來。除了使用相當專用的光盤復制設備外,更多的辦法是借助于個人計算機或只有VIDEO的光盤錄像機進行復制,但其成本相對較高,復制過程也比較麻煩。所以自主型（獨立完成復制,不需計算機）光盤復制機應運而生,采用專門SCSI接口芯片的1對1復制機出現(xiàn)了。但由于SCSI接口的光盤驅(qū)動器額外成本較IDE接口的高,并且市場上大量使用的是IDE接口的光驅(qū),因此,設計低成本的基于IDE接口的自主型光盤制機是對光盤復制市場的極大補充。

1 自主型光盤復制機系統(tǒng)的主要功能指標和應用

　　主要功能指標為：

　　（1）一對一復制,按一鍵完成4倍速的仿真或刻錄功能;

　?。?）空間、時間和硬件資源最節(jié)省;

　?。?）系統(tǒng)增加IDE與PARALLEL口的轉(zhuǎn)換后,可作為PC機的外置式光盤驅(qū)動器;

　?。?）具有狀態(tài)顯示和自動完成、退出提示等;

　?。?）支持大多數(shù)工業(yè)標準的CD格式,如紅皮書、黃皮書、白皮書和綠皮書標準（AUDIO CD、VIDEO CD、DADA CD、MIXED MODE CD、PHOTO CD、GAME CD）等。

　　本系統(tǒng)可應用于學校、企事業(yè)機關(guān)和個人的光盤制作、多媒體演示、小量的分發(fā)、信息存儲和備份等。

2 系統(tǒng)組成

　　系統(tǒng)組成如圖1所示。整個系統(tǒng)由1塊控制板、一條IDE電纜、一臺CD-R驅(qū)動器、一臺CD-ROM驅(qū)動器、開關(guān)電源以及系統(tǒng)界面構(gòu)成。其中,控制板是整個光盤復制系統(tǒng)的核心,它控制著從CD-ROM內(nèi)讀取原始數(shù)據(jù),然后寫入到CD-R中的空白光盤上。界面上只有狀態(tài)燈和一個選擇按鈕,按鈕經(jīng)控制板讀取后,決定了寫入的模式。

3 核心硬件設計

　?。?）整個設計圍繞著對光驅(qū)的讀與寫操作、數(shù)據(jù)傳輸（分為PIO模式和DMA模式）、PID傳輸以及IDE設備與主機的握手通訊（如數(shù)據(jù)包、命令、任務、狀態(tài)等的發(fā)送和接收）進行。DMA是IDE的數(shù)據(jù)總線和主機的存儲器數(shù)據(jù)線SRAM間的直接傳輸。在IDE設備與主機通訊的基礎(chǔ),ATAPI光盤讀寫命令及其它相關(guān)命令得以實現(xiàn),在這里設計的光盤復制機（兩個ATAPI）正是基于IDE設備的接口。

　　主機與IDE接口的通訊通過IDE總線的CS0-、CS1-、DA2、DA1、DA0、DIOR-、DIOW-等信號來進行,相關(guān)功能見表1。

表1 IDE接口功能和選擇地址

　　ATAPI的命令如TEST UNIT READY、MODE SENSE、READ TRACK INFORMATION、READ、WRITE等都是通過以上接口進行發(fā)送的,接收可以是PIO模式或DMA模式。

　?。?）光盤的讀寫速率是按75block（frame）/s來計算的。一個block等于2352個字節(jié),但用戶數(shù)據(jù)隨著CD格式的不同而不同,1倍速按每秒75個block讀寫,2倍速按每秒150個block讀寫。然而,4倍速復制并不是要求主機一次讀取300(4×75)個block大小的數(shù)據(jù)量,而是通過目標光盤刻錄速度的設置來完成的。通常有20～30個block（大約70～80K的數(shù)據(jù)量）讀寫速度就夠了,太小容易死機,太多則加大了對機存儲空間SRAM的要求。在這里我們選擇了64K×16bit的SRAM。

　?。?）支持Enhance IDE的設備都具有快速DMA功能。在光盤復制時,實現(xiàn)大量數(shù)據(jù)的快速讀寫DMA是必需的。在DMA外部工作頻率為12.5MHz時,一般能反動派到1.5M/s的傳輸能力,例如INTEL 82C37A。

　?。?）主機UP（CPU）選擇性價比較好的8032系列單片機,可支持40MHz的外部工作頻率。為了加強對知識的保護,也為了實現(xiàn)8位微機與16位SRAM以及大量外圍芯片的譯碼,選用了CPLD來增加其集成度,其設計采用原理圖+VHDL方式。

　　硬件設計簡圖如圖2所示。