ARM與TLV5637的模擬SPI接口的應(yīng)用設(shè)計(jì)

　　引 言

　　SPI(Serial Peripheral InteRFace)是Motorola公司推出的一種同步串行外圍接口。該接口由于協(xié)議實(shí)現(xiàn)簡(jiǎn)單，傳輸速度快等優(yōu)點(diǎn)，已被廣泛應(yīng)用于EEPROM、 Flash、實(shí)時(shí)時(shí)鐘、A／D轉(zhuǎn)換器以及D／A轉(zhuǎn)換器等芯片的讀寫(xiě)。本文根據(jù)實(shí)際工程中的應(yīng)用需求，用ARM芯片LPC2378的GPIO來(lái)模擬SPI接口，以實(shí)現(xiàn)對(duì)外圍SPI接口器件的操作。其中，D／A轉(zhuǎn)換是系統(tǒng)中的一個(gè)功能單元，利用GPIO模擬SPI接口的思想和方法，實(shí)現(xiàn)對(duì)串行D／A芯片 TLV5367的訪問(wèn)，以滿足工程要求。

　　1 SPI串口通信格式

　　SPI接口協(xié)議要求接口設(shè)備按主一從方式進(jìn)行配置，總線上可以連接多個(gè)可作為主機(jī)的控制器、具備SPI接口的輸入／輸出設(shè)備，但同一時(shí)間內(nèi)總線上只能允許一個(gè)設(shè)備充當(dāng)主機(jī)。通常，SPI接口包括4種信號(hào)：

• 　　MISO串行數(shù)據(jù)輸入，也稱主入從出。
• 　　MOSI 串行數(shù)據(jù)輸出，也稱主出從入。
• 　　SCK 串行時(shí)鐘，由主機(jī)提供給從機(jī)。
• 　　SS 從機(jī)片選信號(hào)。

　　在時(shí)鐘SCK的作用下，SPI主機(jī)發(fā)送寄存器的內(nèi)容順序移位輸出給SPI從機(jī)。同時(shí)，SPI從機(jī)也將其數(shù)據(jù)寄存器的內(nèi)容移位輸出給主機(jī)。圖1為其工作原理示意圖。

　　2 基于ARM的SPI接口模擬

　　LPC2378是Philips公司生產(chǎn)的ARM7系列芯片。該芯片是一款支持實(shí)時(shí)仿真和嵌入式跟蹤的16／32位 ARM7TDMI-S微控制器，具有三級(jí)流水線指令處理結(jié)構(gòu)。LPC2378具有5個(gè)32位的GPIO端口。對(duì)GPIO口的控制可以通過(guò)操作以下GPIO 寄存器來(lái)實(shí)現(xiàn)：

• 　　FIODIR 快速GPIO端口方向控制寄存器；
• 　　FIOMASK 快速GPIO端口屏蔽寄存器；
• 　　FIOPIN 快速GPIO端口狀態(tài)寄存器；
• 　　FIOSET 快速GPIO端口置位寄存器；
• 　　FIOCLR 快速GPIO端口清零寄存器。

　　通常，SPI接口的串行時(shí)鐘SCK按時(shí)序可以分為兩種：在SCK上升沿采樣數(shù)據(jù)和在SCK的下降沿采樣數(shù)據(jù)。由于SPI接口定義的靈活性，導(dǎo)致了各個(gè)廠商生產(chǎn)的具有SPI接口的芯片在工作時(shí)序上不一致。為了提高程序的通用性，用條件編譯的方法來(lái)設(shè)置。同時(shí)為了增強(qiáng)程序的規(guī)整性，作如下設(shè)定：P2．0輸出 SS從機(jī)使能信號(hào)；P2．1輸出SCK時(shí)鐘信號(hào)；P2．2對(duì)應(yīng)MISO信號(hào)；P2．3對(duì)應(yīng)MOSI信號(hào)。圖2所示為GPIO模擬SPI接口發(fā)送一個(gè)字符數(shù)據(jù)的程序流程。發(fā)送數(shù)據(jù)前需將從機(jī)使能信號(hào)設(shè)置為有效，而且一直保持到數(shù)據(jù)發(fā)送完畢。由于是在SCK上升沿?cái)?shù)據(jù)有效，因此在發(fā)送每個(gè)數(shù)據(jù)位前需將SCK設(shè)為低電平，然后根據(jù)數(shù)據(jù)最高位來(lái)設(shè)定MOSI端口的輸出電平，最后再將SCK設(shè)置為高電平。SPI從機(jī)設(shè)備便在SCK的上升沿處對(duì)MOSI信號(hào)線采樣，從而讀取該數(shù)據(jù)位電平。在SCK下降沿采樣數(shù)據(jù)，只需將SCK設(shè)置高低電平的次序互換即可。

　　發(fā)送數(shù)據(jù)的實(shí)現(xiàn)代碼如下：

　　GPIO模擬SPI接口接收數(shù)據(jù)的流程和發(fā)送的不同之處在于讀取MISO信號(hào)而非設(shè)置MOSI電平。限于篇幅，對(duì)其不予贅述。接收數(shù)據(jù)的實(shí)現(xiàn)代碼如下：

　　上述的發(fā)送和接收代碼只是基本的實(shí)現(xiàn)，對(duì)于不同的SPI器件需要在每次操作后加入不同的延時(shí)以滿足該器件信號(hào)建立和保持的時(shí)序要求。此外，根據(jù)不同的SCK時(shí)序要求，只需設(shè)置宏變量SCK_RingEdge即可。