基于ARM核的音頻解碼器單芯片系統(tǒng)研究

引 言

　　EP7209是世界上第一片既支持流行的MP3標準,也支持諸如Microsoft Audio等快速涌現(xiàn)的互聯(lián)網(wǎng)音頻壓縮標準的數(shù)字音頻解碼器片上系統(tǒng)。EP7209在74MHz下運行時其性能與基于100MHz英特爾奔騰芯片的個人計算機相同,且消耗的功率特別?。涸?.5V電壓下,功耗不足170mW。它的ARM核提供了一個優(yōu)秀的數(shù)字信號處理器所能夠提供的處理能力,因此,互聯(lián)網(wǎng)音頻處理僅占用了該芯片50%的處理能力。這給嵌入式系統(tǒng)的設計人員留下了高達25MIPS（百萬條指令每秒）的處理能力用于實現(xiàn)其它功能。本文著重討論EP7209的結(jié)構(gòu)、功能、接口特性等及其在嵌入式系統(tǒng)中的應用。

一、功能框圖及功能塊描述

　　圖1是EP7209的功能框圖。由圖1可知EP7209含有如下功能塊。

　　（1）ARM720T處理器含有如下功能子塊：

　　① ARM7TDMI CPU核。該CPU核支持Thumb指令集、核調(diào)試、增強的乘法器、JTAG以及嵌入式ICE。它的時鐘速率可編程為18MHz、36MHz、49MHz、74MHz。

　　② 內(nèi)存管理單元（MMU）與ARM710核兼容,并增加了對Windows CE的支持。該內(nèi)存管理單元提供了地址轉(zhuǎn)換和一個有64個項的轉(zhuǎn)換旁路緩沖器。

　　③ 提供了8KB的單一的指令和數(shù)據(jù)高速緩沖存儲器以及一個四路相聯(lián)高速緩沖存儲器控制器。

　　④ 寫緩沖器。

　　（2）38400字節(jié)的片上SRAM,可以在LCD控制器和通用應用之間共享。

　　（3）內(nèi)存可以和高達6個獨立的擴展段接口,每個擴展段有256MB,且等待狀態(tài)可編程。

　　（4）27位的通用I/O,可以多路復用,以在需要時提供額外的功能。

　　（5）數(shù)字音頻接口（DAI）可以直接與CD音質(zhì)的DAC和編解碼器相連。

　　（6）中斷控制器。

　　（7）先進的系統(tǒng)狀態(tài)控制及電源管理。

　　（8）2個16550A兼容的全雙工UART,含16字節(jié)的發(fā)送及接收FIFO。

　　（9）SIR協(xié)議紅外線數(shù)據(jù)編解碼器,速率最高達115.2kbps。

　　（10）LCD控制器,16級灰度,可編程為1、2或4位每像素。

　　（11）片上的啟動ROM,已固化了用于串行加載的啟動代碼。

　　（12）2個16位的通用定時計數(shù)器。

　　（13）1個32位的實時時鐘（RTC）和比較器。

　　（14）2個同步串行接口,用于諸如ADC等Microwire或SPI外圍器件。一個接口支持主模式和從模式,另一個僅支持主模式。

　　（15）完全的JTAG邊界掃描和嵌入式ICE支持。

　　（16）2個可編程的脈沖寬度調(diào)制接口。

　　（17）1個用于和1或2個Cirrus Logic CL-PS6700 PC卡控制器器件相連的接口,可支持2個PC卡插槽。

　　（18）振蕩器和鎖相環(huán),用于由外部的3.6864 MHz的晶振產(chǎn)生內(nèi)核所需要的18.432MHz、36.864 MHz、 49.152MHz或73.728MHz的時鐘。此外還有一個外部時鐘輸入端（在13MHz模式下使用）。

　　（19）一個低功耗的32.768kHz的振蕩器,用于產(chǎn)生實時時鐘所需要的1Hz時鐘。

　　所有的外部存儲器和外圍器件都應連接到32位的數(shù)據(jù)總線D[0:31]上,并應使用28位的地址總線A[0:27]和其它控制信號。

　　3.復 位

　　EP7209有三個異步復位信號：nPOR、nPWRFL和nURESET。如它們中的任一個有效,系統(tǒng)復位將由內(nèi)部產(chǎn)生。除了RTC數(shù)據(jù)和匹配寄存器外,所有的EP7209內(nèi)部寄存器都將被復位。為了使系統(tǒng)時間在用戶復位或電源失敗的狀況下得以保持,RTC數(shù)據(jù)和匹配寄存器僅由nPOR引起的復位所清除。

任何復位都將復位CPU,并在EP7209返回操作狀態(tài)時使CPU從復位矢量處開始執(zhí)行程序。

　　4. 時 鐘

　　EP7209有兩個時鐘模式：外部時鐘輸入和片上PLL。時鐘源的選取是由端口E的第2腳(PE[2])的一個陷阱選項來實現(xiàn)的。如果PE[2]在nPOR的上升沿處為高(例如上電時),外部時鐘模式被選取;如果PE[2]為低,那么,片上PLL模式被選取。上電以后,PE[2]可用作通用輸入輸出端口。

　　EP7209器件有幾個獨立的邏輯部分,每一個都有自己的時鐘頻率要求。當EP7209處于外部時鐘模式時,外圍器件的真實頻率將不同于PLL模式時的頻率。

　　5. 中斷處理

　　在程序的執(zhí)行期間,當一個不可預測事件 (如中斷或存儲器錯誤) 發(fā)生時,通常要產(chǎn)生一個例外。當這些例外在同一時間發(fā)生時,將由固定優(yōu)先權(quán)服務體系決定其被處理的次序。表1顯示了所有例外的優(yōu)先權(quán)次序。

　　EP7209中斷控制器有兩個中斷類型：中斷請求(IRQ)和快速中斷請求(FIQ)。中斷控制器有能力控制來自22個不同的FIQ和IRQ中斷源的中斷。這22個之中,有17個被映射為IRQ輸入,而另5個源被映射為FIQ輸入。FIQ較IRQ有較高的優(yōu)先級。如果來自于同一個組(IRQ或FIQ)的兩個中斷被接收到的話,其服務次序必須由軟件來解決。所有中斷均為電平敏感,也就是說,它們必須與下列的次序一致。

　?。?）中斷器件(內(nèi)部或者外部)產(chǎn)生適當?shù)闹袛唷?BR>
　?。?）如果中斷屏蔽寄存器中適當?shù)奈灰驯辉O置,那么一個FIQ或IRQ將由中斷控制器產(chǎn)生。

　?。?）如中斷被使能的話,處理器將跳轉(zhuǎn)到適當?shù)牡刂贰?BR>
　?。?）中斷調(diào)度軟件讀中斷狀態(tài)寄存器,以確定中斷源并調(diào)用相應的中斷服務例程。

　?。?）中斷服務例程中的軟件將清除中斷源,這是通過對申請中斷的器件采取一些由該器件特定的行動來實施的(如,讀UART RX寄存器)。

　　然后,中斷服務例程可以重新使能中斷。任何其它未處理的中斷都將以相同的方法被服務?；蛘?它可以返回到中斷調(diào)度軟件。此軟件能檢查任何其它的未處理中斷并能相應地調(diào)度它們。"End of Interrupt"類型的中斷將被鎖存。所有其它的中斷源(如外部中斷源)必須保持有效,直到相應的服務例程開始執(zhí)行為止。

　　6. EP7209的啟動方式

　　片上啟動ROM的128字節(jié)中包含有一個指令序列。此指令序列能夠初始化器件,然后配置UART1以接收2048字節(jié)的串行數(shù)據(jù)。這些數(shù)據(jù)接收后將置于片上的SRAM中。一旦下載傳送完成,執(zhí)行將跳轉(zhuǎn)到片上SRAM的起始處。這將允許諸如在產(chǎn)品的制造過程中將代碼下載并編程到系統(tǒng)Flash中這樣的操作。

　　是否從片上啟動ROM啟動系統(tǒng)是由nMEDCHG引腳在電源復位期間的狀態(tài)決定的。如果nPOR有效時,nMEDCHG為高,那么,EP7209將從連接到CS[0]的外部存儲器器件啟動(正常啟動模式);如果nMEDCHG為低,那么,啟動將從片上ROM處開始。注意：在兩種情形下,上電復位結(jié)束后,EP7209將處于后備態(tài),而且為了真正地開始執(zhí)行啟動序列,需要在WAKEUP引腳上有一個由低到高的跳變。

　　片上ROM啟動的結(jié)果是對所有片選的解碼都翻轉(zhuǎn)了。控制啟動選項的信號由nPOR鎖存,這意味著地址和總線寬度的重新映射將繼續(xù)應用,直到nPOR的再一次有效為止。從ROM啟動后,啟動ROM的內(nèi)容可從地址0x0000000處讀回來;而在正常操作狀態(tài)下,啟動ROM的內(nèi)容可從地址范圍0x70000000中讀回。

　　7. 存儲器和I/O擴展接口

　　EP7209能夠解碼6個分立的線性存儲器或擴展段。其中的兩個可為PC Card卡預留,每一個接口連接到一個獨立的單個CL-PS6700器件。每一個段的大小為256MB。兩個附加段(除了這6個段以外的)被用于片上SRAM和片上ROM。片上ROM空間被完全解碼,SRAM空間也被完全解碼到編程在LCDCON寄存器中的視頻幀緩沖器的最大容量中(128KB)。超出此地址范圍的SRAM空間不被完全解碼(即超出128KB范圍的任何存取將繞回到128KB范圍內(nèi))。6個段中的任一個可配置成與傳統(tǒng)SRAM接口一致的接口相連接,而且能單獨地被編程為8、16或32位寬,支持頁模式存取,并且在執(zhí)行非連續(xù)存取時可插入1～8個等待狀態(tài),執(zhí)行觸發(fā)模式存取時可插入0～3個等待狀態(tài)。零等待狀態(tài)連續(xù)存取特性被設計成支持觸發(fā)模式的ROM。對使用nMWE引腳的可寫存儲器件,不允許零等待狀態(tài)連續(xù)存取,至少應插入一個等待狀態(tài)（等待狀態(tài)數(shù)應編程到適當?shù)腗EMCFG寄存器的連續(xù)域中）?？偩€周期也可以通過使用EXPRDY輸入信號來進行擴展。

　　8. 大端配置與小端配置

　　EP7209對內(nèi)部寄存器使用小端(little endian)配置。然而,連結(jié)器件到用大端(big endian)配置的外部存儲器系統(tǒng)上是可能的。ARM720T控制寄存器中的大端/小端位設置了EP7209在處理存儲器中的字時是按大端格式還是小端格式進行。存儲器被認為是從0開始向前編號的字節(jié)的線性組合。字節(jié)0~3容納第1個被存儲的字,字節(jié)4~7容納第2個字,等等。在小端規(guī)劃中,字中編號最低的字節(jié)認為是字的最低位字節(jié),而編號最高的字節(jié)被認為是字的最高位字節(jié)。存儲系統(tǒng)的Byte0在這個規(guī)劃中應當連到數(shù)據(jù)線7到0(D[7:0])。在大端規(guī)劃中,字的最高位字節(jié)被存儲于編號最低的字節(jié)中,而最低字節(jié)存儲于編號最高的字節(jié)中。因此,存儲器系統(tǒng)的Byte0應當連到數(shù)據(jù)線31到24(D[31:24])。裝載和存儲指令是被大小端配置影響的唯一指令。

　　9. 支持片上幀緩沖器的LCD控制器

LCD控制器提供了所有需要的控制信號以便直接與一個單面板復合LCD接口。面板的大小是可編程的,可以是以16像素為增量,從32到1024像素的任何寬度（線長度）?？偟囊曨l幀緩沖大小可編程為高達128KB。這等同于理論上最大的面板大小1024×256像素(每像素4個位 )。視頻幀緩沖器可定位于任何一個片選所控制的存儲器中。在任何一個片選所控制的存儲器中,它的起始地址固定于地址0X00000000。LCD視頻幀緩沖器的起始地址定義在寄存器FBADDR[3：0]中,這些位將成為外部地址總線的最重要nibble（半字節(jié)）。缺省起始地址為0XC0000000（FBADDR=0XC）。一個使用片上SRAM（OCSR）建立的系統(tǒng)將把片上SRAM用于LCD視頻幀緩沖以及用于各種數(shù)據(jù)的存儲。LCD視頻幀緩沖器起始地址在這個系統(tǒng)中應當設置為0X6。

三、內(nèi)存映射

　　地址空間的低2GB分配給了存儲器。在EP7209中,恰好在2GB下的8KB的空間是為內(nèi)部寄存器所準備的且不可存取,EP7209的MMU應被編程為在訪問這一區(qū)域時產(chǎn)生一個中斷例外。

　　通過從十六進制地址8000.0000到8000.3FFF的一組內(nèi)部存儲器位置來尋址內(nèi)部外圍部件。這些內(nèi)存位置在EP7209中被認為是內(nèi)部寄存器。從0x8000.0000到0x8000.1FFF含有與CL-PS7111兼容的寄存器,包含了這些寄存器是為了向下兼容并稱它們?yōu)榕f的內(nèi)部寄存器。

　　表2顯示了ARM720T處理器的4GB地址空間范圍在EP7209中是如何被映射的（當從片上啟動ROM啟動時將有不同的內(nèi)存映射）,所顯示的內(nèi)存映射假定兩個CL-PS6700卡控制器連結(jié)上了。如果此功能不需要的話,那么nCS[4]和nCS[5]存儲器空間是可用的。外部啟動ROM沒有被完全解碼（即：啟動代碼在0x7000.0000到0x8000.0000的256MB字節(jié)空間內(nèi)將重復）。SRAM可被完全解碼至最大的大小,即128KB,對超出此范圍的任何位置的存取將繞回到這個范圍內(nèi)。

四、基于EP7209的最大系統(tǒng)

　　基于EP7209的最大配置系統(tǒng)如圖3所示。此系統(tǒng)假定ROM為16位寬的器件。鍵盤可以連接到比圖3所示更多的通用輸入輸出端口位,以支持多于64個鍵;然而,這些額外引腳將不能引線到WAKEUP引腳。

　　需要注意的是,三個串行接口（DAI、CODEC和SSI2）的輸入/輸出是多路復用同一組外部接口引腳的。因此,在任一時刻,系統(tǒng)只能使用這三個外圍器件接口中的一個。

結(jié)束語

　　本文介紹了一種基于ARM核的音頻解碼器單芯片系統(tǒng)EP7209。描述了EP7209的整體結(jié)構(gòu)、各功能塊以及ARM處理器的地址空間在EP7209中是如何映射的。對EP7209的基本工作原理進行了講解。最后給出了基于EP7209所能夠構(gòu)建的最大系統(tǒng)。希望本文能夠使嵌入式系統(tǒng)的開發(fā)人員了解EP7209并加深對ARM核的理解。

參考文獻

1 EP7209 Datasheet.Cirrus Logic, Dec., 1999
2 Jaggar Dave. ARM Architecture Reference Manual. Prentice Hall, 1996(7)