基于DSP+FPGA的WCDMA系統(tǒng)基帶發(fā)送實現(xiàn)方案
加入技術(shù)交流群
Wmax=9600bits。
根據(jù)3GGP協(xié)議TS25.212V2.2.0規(guī)定的下行數(shù)據(jù)基帶處理流程(圖1所示)，并按固定位置復(fù)用的方式進(jìn)行處理，每個數(shù)據(jù)比特須經(jīng)過最多10個環(huán)節(jié)的處理過程，分別是：
估算平均每環(huán)節(jié)上每比特的處理要求8條指令。則10ms內(nèi)必須完成的處理指令數(shù)是：9600×10×8=768000條。對應(yīng)的處理能力要求是76.8MIPS。
●消息處理：包含消息的解釋、對應(yīng)控制參數(shù)的計算、發(fā)給對應(yīng)的處理FPGA。估計需求不超過一條承載64Kbps業(yè)務(wù)的無線信道的基帶數(shù)據(jù)處理的需求。
綜合考慮上述兩個方面，則整個基帶數(shù)據(jù)處理的等效需求是：
(9600+2400)×10×8/10ms=96MIPS
以TMS320C5410為例，其內(nèi)部工作時鐘頻率高達(dá)100MHz，運(yùn)算速度達(dá)100MIPS?；贑的軟件開發(fā)環(huán)境和匯編級并行處理的優(yōu)化程序，優(yōu)化后的并行執(zhí)行效率一般為80%，等效的處理能力為80MIPS。可見，若將整個基帶數(shù)據(jù)處理交給該DSP芯片完成，其處理能力無法滿足整個處理單元的需求。因此，在基帶處理的實現(xiàn)方案中，數(shù)據(jù)量小的業(yè)務(wù)，如隨路信令，AMR語音業(yè)務(wù)可由DSP處理；而數(shù)據(jù)量大的業(yè)務(wù)，如64Kbps、144Kbps和384Kbps速率的業(yè)務(wù)，大部分處理環(huán)節(jié)由FPGA完成。具體實現(xiàn)如下：
●DSP作為主控單元，完成數(shù)據(jù)提取、消息解析和部分的基帶數(shù)據(jù)處理功能，如第二次交織和成幀等；
●FPGA則在DSP的調(diào)度下完成基帶數(shù)據(jù)處理環(huán)節(jié)中大部分比較耗時的處理功能，如：CRC校驗、編碼、速率適配等。
在384Kbps業(yè)務(wù)信道加隨路信令的處理中，384bpsK業(yè)務(wù)數(shù)據(jù)由DSP通過同步高速接口以DMA方式遞交給FPGA，在FPGA中處理；而隨路信令因其數(shù)據(jù)量小，在FPGA處理384Kbps業(yè)務(wù)數(shù)據(jù)時，隨路信令數(shù)據(jù)在DSP中同時處理。此方法減少了數(shù)據(jù)處理時間，提高了處理速度。
結(jié)語
本文在分析WCDMA系統(tǒng)因傳輸不同速率和QoS要求的多種業(yè)務(wù)而帶來的系統(tǒng)復(fù)雜度和數(shù)據(jù)處理延時的基礎(chǔ)上，著重介紹了作為一個較好的軟硬件結(jié)合的設(shè)計方案，DSP+FPGA結(jié)構(gòu)在基站分系統(tǒng)的發(fā)送單元實現(xiàn)中的具體應(yīng)用。該硬件電路的實際測試表明，該結(jié)構(gòu)不僅在高速率業(yè)務(wù)的處理時延上符合規(guī)范要求，而且對不同類型的業(yè)務(wù)處理有較強(qiáng)的適應(yīng)能力，滿足了WCDMA系統(tǒng)對多媒體業(yè)務(wù)傳輸?shù)闹С帧?/p>本文引用地址：http://m.butianyuan.cn/article/241692.htm
評論