3/3相雙繞組感應(yīng)發(fā)電機(jī)勵(lì)磁控制系統(tǒng)

　　其中,0表示低電平,1表示高電平。RW=1表示讀,RW=0表示寫。

　　DSP對這三個(gè)端口進(jìn)行操作就可以控制A/D轉(zhuǎn)換器:寫CONVST端口可以啟動(dòng)A/D轉(zhuǎn)換器;讀ADCS端口可以從A/D轉(zhuǎn)換器中讀到數(shù)據(jù);寫數(shù)據(jù)到A0端口可以設(shè)置不同的通道。

　　使用上述方法可以實(shí)現(xiàn)DSP和A/D轉(zhuǎn)換器之間的無縫快速連接。

　　4 使用FPGA實(shí)現(xiàn)PWM脈沖的產(chǎn)生和死區(qū)的注入

　　FPGA除了管理DSP和外設(shè)的接口外,還完成PWM脈沖的產(chǎn)生和死區(qū)的注入。使用參考文獻(xiàn)[1]介紹的方法,將PWM芯片和死區(qū)發(fā)生器集成在FPGA中,就可以使DSP專注于復(fù)雜算法的實(shí)現(xiàn),而將PWM處理交給FPGA系統(tǒng),使系統(tǒng)運(yùn)行于準(zhǔn)并行處理狀態(tài)。

　　5 使用FPGA實(shí)現(xiàn)系統(tǒng)保護(hù)

　　為了保護(hù)發(fā)電機(jī)和IGBT功率器件,勵(lì)磁控制系統(tǒng)提供了多種保護(hù)功能:變流器直流側(cè)過壓保護(hù);變流器交流電流過流保護(hù);變流器過溫保護(hù);發(fā)電機(jī)輸出過壓保護(hù);IPM錯(cuò)誤保護(hù)。

　　使用如圖4所示的硬件邏輯來實(shí)現(xiàn)保護(hù)功能。當(dāng)FPGA檢測到相應(yīng)的故障信號(hào)時(shí),D觸發(fā)器輸出一個(gè)錯(cuò)誤信號(hào),使與門輸出一個(gè)低電平,此低電平封鎖住所有的PWM脈沖,并觸發(fā)一個(gè)DSP的外部中斷信號(hào)。當(dāng)DSP響應(yīng)外部中斷時(shí),可以使用PRO端口讀到錯(cuò)誤的狀態(tài)位。CLEAR端口用來清除D觸發(fā)器,系統(tǒng)因此可以重復(fù)啟動(dòng)。

　　圖5給出了本控制系統(tǒng)的實(shí)驗(yàn)波形圖:變流器的輸出電流基本為正弦;變流器側(cè)電容電壓穩(wěn)定在365V;功率繞組側(cè)輸出電壓穩(wěn)定在510V。