DSP和CPLD空間瞬態(tài)光輻射信號實時探測

　　我國現(xiàn)役空間瞬態(tài)光輻射信號探測系統(tǒng)中，老型號較多，大部分沒有配備自動檢測和錄取設(shè)備?？臻g瞬態(tài)信號的錄取、數(shù)據(jù)的處理和上報大多由人工進行，難以勝任復雜環(huán)境下快速、準確錄取信號以及氣象情報入網(wǎng)的要求。為適應(yīng)現(xiàn)代化氣象分析的要求，采用ＤＳＰ＋ＣＰＬＤ的方式將極大地提高現(xiàn)有空間瞬態(tài)信號探測的自動錄取和分析能力。

　　在實時信號處理技術(shù)中，ＤＳＰ＋ＣＰＬＤ方式是目前國際上比較通用的方法，如美國、俄羅斯等多采用這種方式。ＤＳＰ是一種可編程的數(shù)字微處理器。與單片機相比，ＤＳＰ芯片具有更適于數(shù)字信號處理的軟件和硬件資源，可用于復雜的數(shù)字信號處理算法。本文采用美國ＴＩ公司的ＴＭＳ３２０Ｃ３Ｘ系列浮點ＤＳＰ芯片ＴＭＳ３２０Ｃ３２作為整個系統(tǒng)的主機，利用其完成系統(tǒng)的控制和數(shù)字信號處理功能。 ＣＰＬＤ是一種多用途、高密度的復雜可編程邏輯器件，可將系統(tǒng)的部分或全部功能集成在一塊芯片上，并且具有設(shè)計方便靈活、易于修改等特點，

　　可大大縮短研制時間，并減小系統(tǒng)硬件復雜度。本文采用美國ＡＬＴＥＲＡ公司的ＭＡＸ７０００Ｓ系列ＣＰＬＤ芯片ＥＰＭ７１２８ＳＬＣ８４，利用ＣＰＬＤ實現(xiàn)Ａ／Ｄ變速率采樣及其它邏輯控制。

　?。?系統(tǒng)組成及基本原理

　　本探測系統(tǒng)主要解決了嵌入式系統(tǒng)線路板面積有限與實時數(shù)據(jù)處理需要大量存儲空間的矛盾，實現(xiàn)實時處理信號。 如圖１所示，空間瞬態(tài)光輻射信號實時探測系統(tǒng)主要由三大模塊組成：前級預處理電路模塊、Ａ／Ｄ變速率采樣模塊、ＤＳＰ信號識別及存儲模塊。 各模塊的主要功能為： （１）前級預處理電路模塊，負責空間瞬態(tài)光輻射信號的光電轉(zhuǎn)換、背景扣除、動態(tài)范圍壓縮等任務(wù)； （２）Ａ／Ｄ變速率采樣模塊，負責觸發(fā)信號產(chǎn)生、上升速率初判、信號采集時序控制、Ａ／Ｄ變速率采樣及ＦＩＦＯ緩沖存儲等任務(wù)； （３）ＤＳＰ信號識別及存儲模塊，負責對空間瞬態(tài)信號進行快速識別處理，反演計算出能量大小，報告事件發(fā)生時刻并存儲和傳輸數(shù)據(jù)；同時控制整個系統(tǒng)、并與ＰＣ機或其它系統(tǒng)傳輸數(shù)據(jù)發(fā)送。

　?。?前級預處理電路模塊

　?。玻惫怆娹D(zhuǎn)換

　　由于空間瞬態(tài)光輻射信號速度快、動態(tài)范圍大，故對光輻射探測器要求較高。本文采用日本濱松公司的Ｓ２３８７－１０１０Ｒ硅光電二極管，它具備靈敏度高、動態(tài)范圍大、時間響應(yīng)快和覆蓋范圍大等特性。

　　２．２ 背景扣除

　　太陽光輻射能量比空間瞬態(tài)光輻射信號能量高幾個數(shù)量級。對于系統(tǒng)而言，由于太陽光的影響，目標信號十分微弱，大多掩埋在強噪聲之中。因此必須對強背景信號進行扣除處理，提取出有用目標事件瞬態(tài)信號。 在信號自動處理和分析技術(shù)中，強背景下弱信號的提取是一個難點。本文根據(jù)背景信號變化緩慢而目標信號變化快速的特點，采用高通濾波器對信號進行背景扣除。 高通濾波器在技術(shù)實現(xiàn)上可以采用數(shù)字電路，也可以采用模擬電路。為簡化電路、減輕后續(xù)處理電路壓力，本文采用電容、電阻等構(gòu)建一個模擬高通濾波器進行背景扣除，其原理如圖２所示。

　　由圖２可知，濾波器的傳遞函數(shù)為： Ｈ（ｓ）＝R/[(1/sC)+R]＝sRC/(1+sRC) 選擇適當電阻、電容值即可實現(xiàn)對目標信號的背景扣除。

　?。玻?動態(tài)范圍壓縮 空間瞬態(tài)光輻射信號的動態(tài)范圍太大，如果直接對其進行Ａ／Ｄ轉(zhuǎn)換，則Ａ／Ｄ的量化分辨率至少要１５ｂｉｔ，并且因ｂｉｔ數(shù)多而增加后級數(shù)字信號處理的數(shù)據(jù)量、降低系統(tǒng)的實時性。因此采用對數(shù)放大器對信號的動態(tài)范圍進行對數(shù)壓縮。采用１２ｂｉｔ的Ａ／Ｄ轉(zhuǎn)換器即可滿足要求，且減少了處理的數(shù)據(jù)量，提高了系統(tǒng)實時性。本文采用美國ＴＩ公司的ＴＬ４４１Ｍ對數(shù)放大器。它是由四級３０ｄＢ對數(shù)放大器級聯(lián)成的單片高性能對數(shù)放大器芯片，可以得到１２０ｄＢ的輸入電壓動態(tài)范圍。

　?。?Ａ／Ｄ變速率采樣模塊

　?。常?閾值觸發(fā)

　　如圖３所示，經(jīng)前級預處理后，目標信號進入閾值觸發(fā)電路中的電壓比較器。ＤＳＰ設(shè)置閾值信號，鎖存后經(jīng)Ｄ／Ａ轉(zhuǎn)換輸出到電壓比較器，與輸入的目標信號進行比較：若目標信號超過閾值信號，則產(chǎn)生觸發(fā)信號并驅(qū)動時序控制電路及Ａ／Ｄ轉(zhuǎn)換電路工作；否則不工作。

　?。常?ＣＰＬＤ控制Ａ／Ｄ變速率采樣

　　為了進一步減少信號處理的數(shù)據(jù)量，實現(xiàn)實時處理，本文采用了變速率采樣的方法解決線路板面積有限與數(shù)據(jù)處理需要大容量存儲空間的矛盾。 由空間瞬態(tài)光輻射信號特征可知，其初始值變化速度快，高頻分量所占比重較大；而后面信號變化速度逐漸減小，越靠后信號越接近緩變信號，低頻含量高。所以采用采樣間隔逐漸增大的方法實現(xiàn)變速率采樣。

　　如圖４所示，初始采樣頻率為ｆ,每隔Ｍ個采樣點采樣頻率下降一半,一直到采樣結(jié)束。在電路實現(xiàn)中采用的方法是：Ａ／Ｄ轉(zhuǎn)換器按照固定的轉(zhuǎn)換速率進行模擬量到數(shù)字量的轉(zhuǎn)換，而ＣＰＬＤ控制采樣數(shù)據(jù)的變速率接收并存儲至ＦＩＦＯ。 ＦＩＦＯ存儲數(shù)據(jù)由其寫使能控制信號ＷＥＮ（低電平有效）決定：當ＷＥＮ為低電平時，數(shù)據(jù)在每個寫時鐘信號ＷＣＬＫ的上升沿寫入ＦＩＦＯ；當ＷＥＮ為高電平時，數(shù)據(jù)保持不變。因此，控制ＦＩＦＯ變速率接收數(shù)據(jù)即控制它的寫使能信號ＷＥＮ為低電平的間隔變速率變化。如圖５所示，在ＣＰＬＤ中由寫時鐘信號ＷＣＬＫ每隔Ｍ點二分頻后、再調(diào)整占空比即可實現(xiàn)ＷＥＮ的時序信號。 ＣＰＬＤ對ＦＩＦＯ變速率接收采樣數(shù)據(jù)的邏輯控制，用美國ＡＬＴＥＲＡ公司的軟件ＭＵＸ＋ｐｌｕｓ ＩＩ可由三種方法實現(xiàn)：一是用計數(shù)器、分頻器等畫電路圖實現(xiàn)；二是用ＶＨＤＬ語言或ＡＨＤＬ語言編程實現(xiàn)；三是輸入時序波形文件實現(xiàn)。針對本系統(tǒng)而言，采取第二種方法較為簡便，用ＶＨＤＬ語言編程實現(xiàn)的算法流程圖如圖６所示。 本文中Ａ／Ｄ轉(zhuǎn)換器采用美國ＡＤ公司的ＡＤ６７８，它是一個１２ｂｉｔ的多用途Ａ／Ｄ轉(zhuǎn)換器，內(nèi)部包括采樣保持器、微處理器接口、基準電壓源和時鐘驅(qū)動電路，具有高可靠性和低功耗等特性。

　　３．３ 由ＣＰＬＤ進行上升速率初判

　　目標信號幅度值從超過閾值起始點開始的一段時間內(nèi)的上升速率是判斷其能量范圍的重要判據(jù)。因此電路中采用ＣＰＬＤ對Ａ／Ｄ采樣的數(shù)據(jù)做初步判斷。當目標信號上升速率滿足設(shè)定要求時，產(chǎn)生上升速率觸發(fā)信號，并與其它結(jié)果做符合判定；否則丟棄當前數(shù)據(jù)，等待下一次探測數(shù)據(jù)。

　　３．４ ＦＩＦＯ存儲

　?。疲桑疲希ǎ疲椋颍螅?Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）是一種先進先出的存儲器，即先讀入的數(shù)據(jù)先讀出。ＦＩＦＯ存儲器自身的訪問時間一般為幾十納秒。Ａ／Ｄ轉(zhuǎn)換器等外設(shè)速度一般比ＤＳＰ慢。如果采用ＦＩＦＯ，Ａ／Ｄ可以先將數(shù)據(jù)送往ＦＩＦＯ，一旦ＦＩＦＯ滿，ＦＩＦＯ再向ＤＳＰ申請中斷。這樣可以省去ＤＳＰ等待與查詢的時間，而且中斷次數(shù)也可以減少，從而提高傳輸速度。 本系統(tǒng)中,ＦＩＦＯ作為緩沖存儲器給上升速率初判電路和ＤＳＰ處理器提供數(shù)據(jù)，同時作為變速率采樣結(jié)果的暫存單元。本文采用美國ＩＤＴ公司的ＩＤＴ７２ＸＸＸ系列同步并行ＦＩＦＯ實現(xiàn)對數(shù)據(jù)的緩存。

　?。?ＤＳＰ信號識別及存儲模塊

　　４．１ ＤＳＰ處理及存儲

　　目標信號自動識別能量范圍和錄取的核心是ＤＳＰ信號處理模塊。為了滿足實時處理的要求，硬件的選取應(yīng)以盡可能少的占用系統(tǒng)時間資源為基礎(chǔ)。從這個基本原則出發(fā)，采用ＴＭＳ３２０Ｃ３２作為處理器。它是目前ＴＩ公司浮點ＤＳＰ系列中性價比較高、在國內(nèi)已得到廣泛應(yīng)用的芯片。它的指令周期為３３／４０／５０ｎｓ，具有豐富的硬件資源，如內(nèi)部有５１２字節(jié)的ＲＡＭ、串行口、分開的程序總線、數(shù)據(jù)總線和ＤＭＡ總線等，并且外部存儲器寬度可變、有程序引導（Ｂｏｏｔ－ｌｏａｄ）功能。在軟件方面，它豐富的指令系統(tǒng)、靈活的程序控制、流水線操作和多樣的尋址方式等特點使其特別適合于數(shù)字信號處理。 ＤＳＰ處理模塊主要由ＤＳＰ、慢速ＥＰＲＯＭ、高速ＳＲＡＭ、絕對時鐘芯片ＲＴＣ（Ｒｅａｌ－Ｔｉｍｅ－Ｃｌｏｃｋ）及ＲＳ２３２串口組成，

　　其運行機制如圖７所示。其中，選擇慢速ＥＰＲＯＭ主要是為了降低系統(tǒng)成本，本文采用美國ＡＴＭＥＬ公司的ＡＴ２７Ｃ０１０芯片。用于存儲程序和初始化數(shù)據(jù)。高速ＳＲＡＭ用于程序執(zhí)行和數(shù)據(jù)的暫存，本文采用美國ＩＳＳＩ公司的ＩＳ６１Ｃ６４１６芯片，它與慢速ＥＰＲＯＭ配合，既降低了系統(tǒng)成本，又能使程序快速運行，實現(xiàn)對信號的實時處理。 如圖７，一旦目標事件發(fā)生，輸入信號經(jīng)Ａ／Ｄ轉(zhuǎn)換后，數(shù)據(jù)緩存在ＦＩＦＯ中，以備ＤＳＰ調(diào)用。ＤＳＰ上電復位后，將存儲在慢速ＥＰＲＯＭ中的程序裝載到高速ＳＲＡＭ中運行，對暫存在ＦＩＦＯ中的目標信號數(shù)據(jù)進行能量范圍的識別和處理；然后從絕對時鐘芯片ＲＴＣ取得目標事件發(fā)生的時刻值，和處理結(jié)果一起存儲在ＳＲＡＭ中；并將信號處理結(jié)果與發(fā)生時刻值從ＲＳ２３２串口輸出到ＰＣ機。 如圖８所示，系統(tǒng)工作流程是：空間瞬態(tài)光輻射信號經(jīng)光輻射探測器轉(zhuǎn)換為電信號，經(jīng)前級預處理電路放大、去噪并壓縮動態(tài)范圍；若信號超過閾值，則閾值觸發(fā)電路觸發(fā)Ａ／Ｄ采樣后暫存在ＦＩＦＯ中，否則不觸發(fā)Ａ／Ｄ；由上升速率初判電路初步檢測信號初始值的上升速率?熏當上升速率滿足設(shè)定要求時，產(chǎn)生上升速率觸發(fā)信號，否則丟棄當前數(shù)據(jù)；上升速率觸發(fā)信號產(chǎn)生后，ＤＳＰ從ＦＩＦＯ中取得數(shù)據(jù)，對信號進行模式識別和處理，存儲處理結(jié)果并經(jīng)接口電路傳送到ＰＣ機。

　?。矗?絕對時鐘芯片ＲＴＣ 所謂絕對時鐘是指不僅支持每天時間的更新，而且支持日期（世紀、年、日、星期）更新的一種永久性時鐘電路。本文采用美國ＭＯＴＯＲＡＬＡ公司的ＤＳ１２８８７時鐘芯片，它對年、月、日、時、分、秒、星期進行自動記錄，內(nèi)含１１４字節(jié)的ＲＡＭ單元和內(nèi)置晶振電路，支持多種中斷方式，備用電池可供其工作１０年，是目前計算機上的主流實時時鐘芯片。

　　４．３ ＲＳ２３２串口 由于ＲＳ２３２串口電平標準采用了負邏輯，與ＤＳＰ的電平標準不兼容，所以采用ＲＳ２３２串口收發(fā)的數(shù)據(jù)需要進行電平轉(zhuǎn)換。本文采用美國ＭＡＸＩＭ公司的ＭＡＸ２３２芯片作為電平轉(zhuǎn)換器件，它僅需＋５Ｖ電源，電平轉(zhuǎn)換所需的%26;#177;１０Ｖ電源由片內(nèi)電荷泵產(chǎn)生。 ＤＳＰ芯片自帶的串口為同步串口，而ＲＳ２３２信號是異步信號，故需外加異步串行通信接口芯片ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）。本文采用美國ＴＩ公司的ＴＬ１６Ｃ５５０芯片，它具有全雙工、雙緩沖器發(fā)送器和接收器。如圖７所示，ＵＡＲＴ接收ＤＳＰ發(fā)送的處理結(jié)果和發(fā)生時刻值，存入自身所帶的ＦＩＦＯ中，再通過ＭＡＸ２３２進行電平轉(zhuǎn)換，最后從ＲＳ２３２串口中輸出到ＰＣ機。

　　本系統(tǒng)采用ＤＳＰ＋ＣＰＬＤ模式實現(xiàn)對空間瞬態(tài)光輻射信號的實時處理，有效解決了線路板面積有限和實時處理需大容量存儲空間的矛盾，從而使系統(tǒng)性價比達到最佳狀態(tài)。實驗表明，系統(tǒng)可識別一般空間瞬態(tài)信號，結(jié)果較為理想。