TMS320VC5402 DSP與串行AD73360A/D轉換器接口設計
加入技術交流群
它的主要特點如下：全雙工的串行通信；連續(xù)的發(fā)送和接收數據流功能；具有外部時鐘輸入或內部可編程時鐘兩種時鐘控制方式；可獨立編程的發(fā)送和接收幀同步；多通道數據傳輸（最多可達１２８個通道）；可選的數據寬度：８、１２、１６、２０、２４或３２位；用于數據壓縮的μ律和Ａ律壓縮擴展；可編程的時鐘和幀同步極性。 ＭｃＢＳＰ包括６個引腳，分別是串行數據發(fā)送信號ＤＸ、串行數據接收信號ＤＲ、發(fā)送時鐘信號ＣＬＫＸ、接收時鐘信號ＣＬＫＲ、發(fā)送幀同步信號ＦＳＸ和接收幀同步信號ＦＳＲ。由于ＭｃＢＳＰ內帶有一個可編程的采樣和幀同步時鐘產生器，所以串口接收、發(fā)送時鐘和幀同步等信號既可由內部產生，也可以由外部輸入。 ＶＣ５４０２的ＭｃＢＳＰ由２３個寄存器進行控制，除了少數幾個不能由程序訪問之外，一般在串口進行數據通信之前都要對它們進行初始化，部分寄存器是存儲器映射寄存器，必須通過子地址的方式進行訪問。要訪問ＭｃＢＳＰ的這些寄存器，首先要把所要訪問的寄存器的子地址寫到子地址寄存器ＳＰＳＡ中，然后才能對數據寄存器進行訪問。 ＭｃＢＳＰ接收和發(fā)送數據的過程如下：在發(fā)送數據時，首先將要發(fā)送的數據寫到ＤＸＲ寄存器中，若ＸＳＲ寄存器為空（說明上一次發(fā)送的數據已經由ＤＸ引腳送出），則將ＤＸＲ寄存器中的數據拷貝到ＸＳＲ寄存器中；然后在幀同步ＦＳＸ和時鐘ＣＬＫＸ的作用下，將ＸＳＲ寄存器中的數據逐位移到ＤＸ引腳輸出。在數據從ＤＸＲ寄存器復制到ＸＳＲ后，就可以將下一個要發(fā)送的數據寫到ＤＸＲ寄存器中，因而可以保證數據的連續(xù)發(fā)送。串口接收數據的過程與發(fā)送基本類似，但方向相反且ＶＣ５４０２的多通道串口的接收帶三個緩沖器。 在ＶＣ５４０２片內，ＣＰＵ與ＭｃＢＳＰ之間的數據傳送有三種方式查詢方式、中斷方式和ＤＭＡ方式。每當串口接收到一個字（新接收的數據復制到ＤＲＲ１２寄存器中）或發(fā)送的字從ＤＸＲ寄存器拷貝到ＸＳＲ寄存器中時，都會改變串口控制寄存器１（ＳＰＣＲ１）中的ＲＤＤＹ和串口控制寄存器２（ＳＰＣＲ２）中的ＸＲＤＹ標志位，所以ＣＰＵ可以通過不斷查詢的方法知道數據是否發(fā)送完畢以及是否接收到新的數據，從而決定下一步操作。ＣＰＵ還可以通過串口的接收或發(fā)送中斷事件，在中斷服務程序中完成數據的傳送，中斷的觸發(fā)事件是可以選擇的，在進行處理之前必須預先設置好串口控制寄存器１（ＳＰＣＲ１）和串口控制寄存器２ＳＰＣＲ２中相應的位。第三種傳數方式就是通過芯片的ＤＭＡ與串口相連，由串口同步事件觸發(fā)ＤＭＡ完成數據的傳送。 ＭｃＢＳＰ的初始化主要完成串口的配置，接收和發(fā)送可以分別設定，但要結合具體的硬件設計來進行。串口初始化的主要工作如下設定ＦＳＲ、ＦＳＸ、ＣＬＫＸ和ＣＬＫＲ為輸入還是輸出以及它們的極性；設定是單相位還是雙相位幀同步；設定每幀所包含的數據個數；設定傳輸數據的字寬（若為雙相位幀同步，每一相位對應的字寬可設為不一樣）；設定第一個幀同步之后的幀同步是否被忽略；設定數據位的延遲；設定數據的符號擴展方式；設定所選擇的傳輸通道；若采用內部產生時鐘和幀同步信號，還需要對時鐘和幀同步產生器進行設置。 ２ 串行Ａ／Ｄ轉換器ＡＤ７３３６０ ＡＤ７３３６０是ＡＤ公司推出的６通道模擬輸入的１６位串行可編程Ａ／Ｄ轉換器。由于采用Σ－Δ Ａ／Ｄ轉換原理，具有良好的內置抗混疊性能，所以對模擬前端濾波器的要求不高，用一階ＲＣ低通濾波器就能滿足要求。由于其采樣率和輸入信號增益都是可編程的，采樣率可分別設置為６４Ｋ、３２Ｋ、１６Ｋ和８Ｋ（輸入時鐘為１６．３８４ＭＨｚ時）增益可在０ｄＢ到３８ｄＢ之間選擇，因而它既適合于大信號的應用，也適合于小信號的應用。ＡＤ７３３６０能保證６路模擬信號同時采樣，且在變換過程中延遲很小。ＡＤ７３３６０還能多片級聯使用，從而擴充模擬輸入的通道數。 ＡＤ７３３６０有Ｒ－２８和ＳＵ－４４兩種封裝，圖１是Ｒ－２８封裝的管腳圖，下面僅對與ＭｃＢＳＰ接口設計有關的部分引腳進行說明。 ＲＥＳＥＴ為ＡＤ７３３６０硬件復位信號，用于對ＡＤ７３３６０進行硬件復位；ＳＥ為串口使能信號，當ＳＥ為高電平時，ＡＤ７３３６０正常工作，當ＳＥ為低電平時，ＡＤ７３３６０被禁止，此時所有的輸出為三態(tài)，所有的輸入信號無效，同時ＡＤ７３３６０進入節(jié)電狀態(tài)。ＭＣＬＫ為外部時鐘輸入信號，通常由外部時鐘驅動，ＭＣＬＫ進入ＡＤ７３３６０之后，首先被分頻產生ＤＭＣＬＫ內部主時鐘信號，然后由ＤＭＣＬＫ分頻產生串口時鐘信號ＳＣＬＫ，它們的分頻因子都是可編程的；ＳＣＬＫ為串口時鐘信號，通常作為ＤＳＰ的同步串口的輸入時鐘信號；ＳＤＩ和ＳＤＩＦＳ為數據輸入和輸入幀同步信號，通常用于接收初始化控制字；ＳＤＯ和ＳＤＯＦＳ為數據輸出和輸出幀同步信號，通常用于輸出轉換的數據；其余的引腳分別為６路模擬輸入、模擬電源和數字電源。ＡＤ７３３６０有８個控制寄存器（ＣＲＡ、ＣＲＢ、ＣＲＣ、ＣＲＤ、ＣＲＥ、ＣＲＦ、ＣＲＧ、ＣＲＨ），在ＡＤ７３３６０工作之前必須對這些寄存器進行初始化。ＡＤ７３３６０有三種工作模式：編程模式、數據模式和混合模式。在編程模式下只接收控制字，輸出無效的轉換數據；在數據模式下，輸入的控制字被忽略，輸出有效的轉換數據；在混合模式下，允許在數據轉換過程中接收控制字。 ３ ＭｃＢＳＰ與ＡＤ７３３６０接口的硬件設計
ＡＤ７３３６０的模擬輸入共有四種方式：直流耦合的差分輸入、交流耦合的差分輸入、直流耦合的單端輸入和交流耦合的單端輸入。交流耦合的差分輸入的連接如圖２所示，其中Ｃ１和Ｃ２起隔直作用，Ｒ１、Ｃ３和Ｒ２、Ｃ４分別為一階低通濾波器，Ｒ３和Ｒ４的作用是把參考信號引入到輸入端，Ｃ５為旁路電容。由于用到ＡＤ７３３６０的內部參考源，所以初始化時必須使能參考信號（ＲＥＦＯＵＴ）的輸出。 ＭｃＢＳＰ（串口０）與ＡＤ７３３６０的連接如圖３所示。圖中ＶＣ５４０２的ＭｃＢＳＰ的ＸＦ引腳與ＡＤ７３３６０的ＳＥ引腳和ＲＥＳＥＴ引腳相連，ＸＦ信號用于對ＡＤ７３３６０進行控制；ＡＤ７３３６０的串口時鐘ＳＣＬＫ信號作為ＭｃＢＳＰ的發(fā)送信號ＣＬＫＸ０和接收時鐘信號ＣＬＫＲ０；ＭｃＢＳＰ的發(fā)送引腳ＦＳＸ０、接收幀同步引腳ＦＳＲ０與ＡＤ７３３６０的輸入引腳ＳＤＩＦＳ、輸出幀同步ＳＤＯＦＳ連到一起，使ＭｃＢＳＰ的發(fā)送信號ＦＳＸ０和接收幀同步時鐘信號ＦＳＲ０與ＡＤ７３３６０的輸出幀同步信號ＳＤＯＦＳ保持同步。ＡＤ７３３６０的數據輸出引腳ＳＤＯ和輸入引腳ＳＤＩ分別與ＭｃＢＳＰ的數據接收引腳ＤＲ０和數據發(fā)送引腳ＤＸ０相連。ＶＣ５４０２的定時器對主時鐘分頻，其輸出再經過２分頻得到ＡＤ７３３６０的驅動時鐘信號ＭＣＬＫ，實際上也可由晶振直接產生ＡＤ７３３６０的驅動時鐘信號ＭＣＬＫ。ＡＤ７３３６０的最高輸入時鐘為１６．３８４ＭＨｚ，如果ＤＳＰ主時鐘為８１．９２ＭＨｚ時，定時器分頻因子可設為４。
４ ＭｃＢＳＰ與ＡＤ７３３６０接口的軟件設計 與硬件接口相對應的軟件設計包括：設置定時器１的分頻因子并啟動定時器、ＭｃＢＳＰ的初始化、ＡＤ７３３６０的初始化、開始接收并處理數據等。若ＡＤ７３３６０的驅動時鐘不是由ＶＣ５４０２分頻得到，則第一步可以忽略。在串口初始化時，由圖３可知，ＭｃＢＳＰ的發(fā)送、接收時鐘和幀同步等信號都為輸入，因而無需用到ＭｃＢＳＰ內部的采樣和幀同步產生器；由于ＡＤ７３３６０的控制字和轉換的數據都為１６位，所以ＭｃＢＳＰ應設置為單相位的接收和發(fā)送幀同步且傳送每個字的寬度為１６位。采用中斷方式完成數據傳送時，對ＭｃＢＳＰ各控制寄存器的初始化值如下： ＲＣＲ１＝ＸＣＲ１＝００４０ｈ 每幀一個字，字寬為１６位。 ＲＣＲ２＝ＸＣＲ２＝０００１ｈ 單相位幀同步，無壓擴，第一個 幀同步后的幀同步不忽略，一位 數據延遲。 ＰＣＲ＝０ｈ 發(fā)送和接收幀同步，時鐘都由 外部輸入，發(fā)送和接收幀同步 為高有效發(fā)送和接收數據在 上升沿采樣。 ＭＣＲ１＝１ｈ 所有的接收通道被禁止，所需 要的通道由ＲＰＡ／ＢＢＬＫ和 ＲＣＥＲＡ／Ｂ選擇。 ＭＣＲ２＝１ｈ 所有的發(fā)送通道被禁止且被 屏蔽，所需要的通道由ＸＰＡ／Ｂ ＢＬＫ和ＸＣＥＲＡ／Ｂ選擇。 ＲＣＥＲＡ＝１ｈ，ＲＣＥＲＢ＝０ｈ 僅打開接收通道０，關閉 其它通道。 ＸＣＥＲＡ＝１ｈ，ＸＣＥＲＢ＝０ｈ 僅打開發(fā)送通道０，關閉 其它通道。 ＳＰＣＲ１＝１ｈ 使能串口接收，接收中斷 由ＲＲＤＹ標志觸發(fā)。 ＳＰＣＲ２＝０１０３ｈ 使能串口發(fā)送，發(fā)送中 斷由ＸＲＤＹ標志觸發(fā)。 ＭｃＢＳＰ（串口０）的初始化程序（ＳＰＳＡ為子地址寄存器，映射地址為３８ｈ；ＳＰＤＡＴＡ為數據寄存器，映射地址為３９ｈ）如下： ｓｔｍ ＃００００ｈＳＰＳＡ 子地址寄存器指向串口控制寄 存器１ＳＰＣＲ１ ｓｔｍ ＃００００ｈＳＰＤＡＴＡ 關閉串口接收 ｓｔｍ ＃０００１ｈＳＰＳＡ 子地址寄存器指向串口控制寄 存器２ＳＰＣＲ２ ｓｔｍ ＃０１０２ｈＳＰＤＡＴＡ 關閉串口發(fā)送 ｓｔｍ ＃０００２ｈＳＰＳＡ 子地址寄存器指向接收控制寄 存器１ＲＣＲ１ ｓｔｍ ＃００４０ｈＳＰＤＡＴＡ ｓｔｍ ＃０００３ｈＳＰＳＡ 子地址寄存器指向接收控制寄 存器２ＲＣＲ２ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００４ｈＳＰＳＡ 子地址寄存器指向發(fā)送控制寄 存器１ＸＣＲ１ ｓｔｍ ＃００４０ｈＳＰＤＡＴＡ ｓｔｍ ＃０００５ｈＳＰＳＡ 子地址寄存器指向發(fā)送控制寄 存器２ＸＣＲ２ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００ｅｈＳＰＳＡ 子地址寄存器指向管腳控制寄 存器ＰＣＲ ｓｔｍ ＃００００ｈＳＰＤＡＴＡ ｓｔｍ ＃０００８ｈＳＰＳＡ 子地址寄存器指向多通道控制 寄存器１ＭＣＲ１ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００９ｈＳＰＳＡ 子地址寄存器指向多通道控制 寄存器２ＭＣＲ２ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００ａｈＳＰＳＡ 子地址寄存器指向接收通道使 能寄存器ＡＲＣＥＲＡ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００ｂｈＳＰＳＡ 子地址寄存器指向接收通道使 能寄存器ＢＲＣＥＲＢ ｓｔｍ ＃００００ｈＳＰＤＡＴＡ ｓｔｍ ＃０００ｃｈＳＰＳＡ 子地址寄存器指向發(fā)送通道使 能寄存器ＡＸＣＥＲＡ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ ｓｔｍ ＃０００ｄｈＳＰＳＡ 子地址寄存器指向發(fā)送通道使 能寄存器ＢＸＣＥＲＢ ｓｔｍ ＃００００ｈＳＰＤＡＴＡ ｓｔｍ ＃００００ｈＳＰＳＡ 子地址寄存器指向串口控制寄 存器１ＳＰＣＲ１ ｓｔｍ ＃０００１ｈＳＰＤＡＴＡ 使能串口接收 ｓｔｍ ＃０００１ｈＳＰＳＡ 子地址寄存器指向串口控制寄 存器２ＳＰＣＲ２ ｓｔｍ ＃０１０３ｈＳＰＤＡＴＡ 使能串口發(fā)送 ＭｃＢＳＰ初始化完成并使能ＭｃＢＳＰ后就可以通過它對ＡＤ７３３６０進行初始化，其程序（ＤＸＲ１０和ＤＲＲ１０分別為串口０的發(fā)送和接收寄存器映射地址分別為２２ｈ和２０ｈ）如下： ｅｒｒｏｒｃｒｂ ｓｔｍ ＃８１０５ｈＤＸＲ１０ 向ＣＲＢ寫控制字０５ｈ，ＤＭＣＬＫ ｌｄ ＤＲＲ１０ａ ＝ＭＣＬＫ，ＳＣＬＫ＝ＤＭＣＬＫ／４， ｓｔｌ ａａｒ１ 采樣率＝ＤＭＣＬＫ／１０２４ ｓｔｍ ＃０ｂ９０５ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｂｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｃ ｓｔｍ ＃８２４１ｈＤＸＲ１０ 向ＣＲＣ寫控制字４１ｈ，使能 ｌｄ ＤＲＲ１０ａ 參考電平輸出，全局上電 ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂａ４１ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｃｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｄ ｓｔｍ ＃８３８８ｈＤＸＲ１０ 向ＣＲＤ寫控制字８８ｈ，通道 ｌｄ ＤＲＲ１０ａ １和通道２加電，增益為０ｄＢ ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂｂ８８ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｄｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｅ ｓｔｍ ＃８４８８ｈＤＸＲ１０ 向ＣＲＥ寫控制字８８ｈ，通道 ｌｄ ＤＲＲ１０ａ ３和通道４加電，增益為０ｄＢ ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂｃ８８ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｅｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｆ ｓｔｍ ＃８５８８ｈＤＸＲ１０ 向ＣＲＦ寫控制字８８ｈ，通道 ｌｄ ＤＲＲ１０ａ ５和通道６加電，增益為０ｄＢ ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂｄ８８ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｆｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｇｓｔｍ ＃８６００ｈＤＸＲ１０ 向ＣＲＧ寫控制字００ｈ，設置 ｌｄ ＤＲＲ１０ａ １至６通道為差動輸入方式 ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂｅ００ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｇｎｔｃ 判斷控制字是否已正確寫入， ｅｒｒｏｒｃｒｈｓｔｍ ＃８７００ｈＤＸＲ１０ 向ＣＲＨ寫控制字００ｈ，設置 ｌｄ ＤＲＲ１０ａ １至６通道為同相輸入方式 ｓｔｌ ａａｒ１ ｓｔｍ ＃０ｂｆ００ｈａｒ０ ｃｍｐｒ ０ａｒ１ ｂｃ ｅｒｒｏｒｃｒｈｎｔｃ 判斷控制字是否已正確寫入， ｓｔｍ ＃８００１ｈＤＸＲ１０ 向ＣＲＡ寫控制字０１ｈ，使 ｒｐｔ ＃４００ ＡＤ７３３６０進入數據模式 ｎｏｐ圖4 采樣信號在CCS中的顯示ＡＤ７３３６０初始化完成之后就可以打開串口的接收中斷，在中斷服務程序中接收Ａ／Ｄ轉換的數據。在該配置條件下，若輸入時鐘為８．１９２ＭＨｚ，則ＡＤ７３３６０為六路模擬采樣，采樣率為８ｋＨｚ。圖４為其中一路采樣信號在ＣＣＳ環(huán)境中的顯示。 實踐表明，由ＶＣ５４０２的ＭｃＢＳＰ和ＡＤ７３３６０構成的信號采集和處理系統(tǒng)具有設計簡便、結構緊湊、工作穩(wěn)定和可以方便地在幾種采樣率之間選擇等優(yōu)點。與并行接口相比，采用串行接口的硬件連接線大為減少，這樣不僅可以減少印制電路板的面積，還可以減少電磁干擾，從而有利于系統(tǒng)更加穩(wěn)定的工作。在不影響系統(tǒng)工作速度的條件下，在系統(tǒng)設計中利用串行接口代替并行接口不失為一種很好的設計方法。
評論