PCI總線和DSP芯片的圖像處理平臺的硬件設計

摘要：介紹了基于PCI專用芯片S5933和DSP芯片TMS320C32圖像處理平臺的硬件設計。該平臺使用專用視頻輸入處理芯片SAA7113和CPLD實現(xiàn)了高速連續(xù)的視頻幀采集，滿足了后繼圖像處理的需要。該平臺既可以作為視頻圖像采集使用，也可以進行視頻壓縮、匹配等圖像處理的算法驗證，并具有使用靈活的特點。關鍵詞：數(shù)字信號處理芯片 視頻采集 圖像處理 隨著計算機、多媒體和數(shù)據(jù)通信技術的高速發(fā)展，數(shù)字圖像技術近年來得到了極大的重視和長足的發(fā)展，并在科學研究、工業(yè)生產(chǎn)、醫(yī)療衛(wèi)生、教育、娛樂、管理和通信等方面取得了廣泛的應用。同時，人們對計算機視頻應用的要求也越來越高，從而使得高速、便捷、智能化的高性能數(shù)字圖像處理設備成為未來視頻設備的發(fā)展方向，這必然要求產(chǎn)生相適應的新理論、新方法和新算法。為了在利用這些新技術的過程中檢驗其可行性，研制了基于ＰＣＩ總線和ＤＳＰ芯片的圖像處理平臺，該圖像處理平臺是利用ＰＨＩＬＩＰＳ公司的視頻輸入處理器ＳＡＡ７１１３、ＴＩ公司的ＴＭＳ３２０Ｃ３２高速浮點ＤＳＰ和ＡＭＣＣ公司的Ｓ５９３３ ＰＣＩ總線接口芯片搭建的。利用高速的ＰＣＩ總線和功能強大的ＤＳＰ芯片，可以進行視頻壓縮、圖像檢測、視覺定位等算法研究。１ 系統(tǒng)功能概述 根據(jù)實際應用需要，該系統(tǒng)的主要功能有： （１）可以在不同輸入制式ＰＡＬ和ＮＴＳＣ之間進行自動切換和處理。 （２）能利用采集到的ＹＵＶ圖像信號數(shù)據(jù)進行壓縮算法的驗證，或轉換成灰度圖像數(shù)據(jù)、ＲＧＢ格式圖像數(shù)據(jù)等進行檢測、定位等算法的檢驗。 （３）能將處理后的數(shù)據(jù)通過ＰＣＩ接口交給上層系統(tǒng)（ＰＣ機）保存或進行進一步驗證處理。 （４）系統(tǒng)具有軟件修改、升級功能和靈活性，便于算法的改進驗證。 系統(tǒng)的設計難點主要是如何實現(xiàn)系統(tǒng)數(shù)據(jù)的高速傳輸。圖像數(shù)據(jù)由專用集成視頻解碼器ＳＡＡ７１１３采集，經(jīng)Ａ／Ｄ轉換處理后傳輸?shù)剑模樱?；再?jīng)ＤＳＰ處理后通過ＰＣＩ接口傳輸?shù)剑校脵C。如何實現(xiàn)ＳＡＡ７１１３與ＤＳＰ之間和ＤＳＰ與Ｓ５９３３之間的高效率數(shù)據(jù)通信是解決這個問題的關鍵。通過分析研究，在ＳＡＡ７１１３與ＤＳＰ之間采用ＣＰＬＤ控制的兩幀輪換方式，實現(xiàn)圖像的隔行信號變逐行信號以及采集和處理的同步進行；在ＤＳＰ與Ｓ５９３３之間采用ＤＭＡ傳輸方式，實現(xiàn)數(shù)據(jù)流在系統(tǒng)中的高速傳輸，以滿足圖像處理要求。 ２ 系統(tǒng)的硬件設計 整個系統(tǒng)由視頻解碼器、ＤＳＰ和ＰＣＩ總線專用芯片組成。系統(tǒng)框圖如圖１所示。 ＤＳＰ芯片采用ＴＭＳ３２０Ｃ３２，該芯片是在ＴＭＳ３２０Ｃ３０的基礎上簡化而來的，含有ＴＭＳ３２０Ｃ３０ ＣＰＵ核心。它增加了一些常用的功能部件，使程序引導功能、串行接口傳輸和存儲器均可支持８、１６、３２位的數(shù)據(jù)。它可產(chǎn)生邊沿中斷和電平中斷，可由用戶編程設定中斷向量表的地址，具有空等待和低功耗兩種電源管理方式。它具有兩個ＤＭＡ通道，功能強大的外部存儲器接口既可以滿足視頻解碼接口８位數(shù)據(jù)的要求，也可以實現(xiàn)ＰＣＩ接口３２位數(shù)據(jù)的的高速數(shù)據(jù)傳輸。ＴＭＳ３２０Ｃ３２靈活的程序加載可以實現(xiàn)在系統(tǒng)編程。ＰＣＩ總線專用接口芯片采用Ｓ５９３３，它是一種功能強且使用靈活的ＰＣＩ總線控制器專用芯片，該芯片符合ＰＣＩ局部總線規(guī)范２．１版本，既可作為ＰＣＩ總線目標設備，實現(xiàn)基本的傳送要求；也可作為ＰＣＩ總線主控設備，訪問其它ＰＣＩ總線設備。Ｓ５９３３的峰值傳送速率為１３２Ｍｂｐｓ(３２位ＰＣＩ數(shù)據(jù)線)。Ｓ５９３３提供了３個物理總線接口：ＰＣＩ總線接口、外加總線接口（ＡＤＤ－ＯＮ ＢＵＳ）；可選的ＮＶ存儲器接口。用戶可根據(jù)需要設計Ｓ５９３３與外加總線接口相連接的邏輯電路和配置空間的初始化，而不必考慮ＰＣＩ總線規(guī)范眾多的協(xié)議，從而將復雜的ＰＣＩ總線接口關系轉化為簡單的８／１６／３２位外加總線（ＡＤＤ－ＯＮ ＢＵＳ）接口關系。Ｓ５９３３芯片功能框圖如圖２所示。 ＰＣＩ總線與外加總線之間的數(shù)據(jù)傳輸可以通過內部先入先出存儲器（ＦＩＦＯ）、郵箱寄存器（Ｍａｉｌｂｏｘ）和數(shù)據(jù)直傳通道（Ｐａｓｓ－Ｔｈｒｕ）三種通道進行。各通道都包括兩組寄存器以分別完成ＰＣＩ總線和ＡＤＤ－ＯＮ總線接口雙向數(shù)據(jù)傳輸，為使用者提供較為寬松而靈活的設計空間。 可編程視頻解碼芯片采用ＳＡＡ７１１３；該芯片是可編程視頻處理芯片，采用ＣＭＯＳ工藝。通過簡單的Ｉ２Ｃ總線可以對其實現(xiàn)編程控制；內部包含兩路模擬處理通道，能實現(xiàn)視頻源的選擇、抗混疊（去假頻）濾波、模／數(shù)變換、自動嵌位、自動增益控制、時鐘產(chǎn)生、多制式（ＰＡＬ ＢＧＨＩ、ＰＡＬ Ｍ、ＰＡＬ Ｎ、ＮＴＳＣ Ｍ和ＮＴＳＣ Ｎ）解碼及亮度、對比度和飽和度控制。 本系統(tǒng)采用軟件模擬Ｉ２Ｃ總線的控制方式，通過ＤＳＰ的多功能口實現(xiàn)ＤＳＰ對ＳＡＡ７１１３的初始化等控制；根據(jù)ＳＡＡ７１１３輸出的同步脈沖，通過使用可編程器件ＣＰＬＤ，產(chǎn)生圖像幀存儲器的地址信號、讀寫信號以及幀切換等控制信號，實現(xiàn)ＳＡＡ７１１３和ＤＳＰ之間的高速數(shù)據(jù)通訊。 ３ ＤＳＰ與ＳＡＡ７１１３之間的無縫連接 ＳＡＡ７１１３輸出的是隔行視頻信號，一幀圖像需要傳送兩次，分別記為奇場圖像和偶場圖像；視頻處理的對象是逐行排列的圖像信號，因此必須等待一幀圖像（連續(xù)的奇、偶兩場信號）采集完后，合成到一個圖像幀中才能進行后續(xù)處理。利用ＳＡＡ７１１３的同步信號，使用可編程邏輯器件ＣＰＬＤ構建控制器，可將圖像數(shù)據(jù)寫入幀存儲器，解決圖像幀合成問題。為了向前端處理器（ＤＳＰ）提供連續(xù)的圖像信號，采用兩個圖像幀存儲器Ａ和Ｂ交替存儲的方式，來暫存采集到的圖像數(shù)據(jù)和需要處理的圖像數(shù)據(jù)，可實現(xiàn)圖像的實時連續(xù)采集處理。ＤＳＰ與ＳＡＡ７１１３之間的硬件接口如圖３所示，整個接口的控制邏輯，包括兩個子模塊：幀圖像寫入控制器和乒乓開關，由一塊ＣＰＬＤ來完成。ＣＰＬＤ芯片采用ＡＬＴＥＲＡ公司的ＥＰＭ９３２０ＲＣ２０８。兩組幀存儲器Ａ和Ｂ采用ＣＹＰＲＥＳＳ公司生產(chǎn)的兩塊ＣＹ７Ｃ１０４９芯片，容量為５１２Ｋ%26;#215;８ｂｉｔ，存取時間不超過１５ｎｓ，能滿足圖像實時采集要求。 ＳＡＡ７１１３由數(shù)字視頻輸出口ＶＰＯ?眼７：０，輸出視頻數(shù)據(jù)。系統(tǒng)設置ＳＡＡ７１１３的輸出數(shù)據(jù)為標準的ＩＴＵ ６５６ ４?押２?押２ ＹＵＶ格式，每一個象素的數(shù)據(jù)由兩個連續(xù)的字節(jié)表示。為了方便地存儲處理圖像，系統(tǒng)僅取一幀圖像中間的５１２%26;#215;５１２個象素作為一幀，即所取圖像幀為連續(xù)奇偶兩場圖像的中央５１２行，且每行取中間的５１２個象素的圖像塊。 利用ＳＡＡ７１１３的同步信號，幀圖像寫入控制器模塊產(chǎn)生幀存儲器的地址信號、寫信號以及幀切換信號之一（ＲＤＹ１）。ＳＡＡ７１１３輸出的同步信號包括ＬＬＣ、ＲＴＳ０、ＲＴＳ１。ＬＬＣ是行鎖定系統(tǒng)時鐘輸出，為象素時鐘頻率的兩倍，即２７ＭＨｚ，用來同步數(shù)據(jù)采集，使得一個ＬＬＣ周期輸出一個字節(jié)的圖像數(shù)據(jù)。在圖像數(shù)據(jù)有效時，其上升沿反相后作為幀存儲器的ＷＥ＃信號。ＲＴＳ０、ＲＴＳ１的功能是通過編程設置ＳＡＡ７１１３功能寄存器確定的。ＲＴＳ０被設置為水平輸出參考信號（行有效信號），ＲＴＳ０高電平時表示采集一行有效象素，低電平時表示場消隱信號?熏在ＲＴＳＯ上升沿后，幀圖像寫入控制器控制采集一行中間的５１２個象素數(shù)據(jù)，將其余的象素數(shù)據(jù)丟棄。ＲＴＳ１被設置為垂直輸出參考信號和奇偶場信號，ＲＴＳ１高電平時表示采集奇場圖像所需要的有效數(shù)據(jù)，在ＲＴＳ１上升沿時，開始采集奇場圖像數(shù)據(jù)，同時它也被用來作為幀圖像開始的信號；ＲＴＳ１低電平時表示采集偶場中所需要的圖像數(shù)據(jù)，在ＲＴＳ１下降沿時，開始采集偶場圖像數(shù)據(jù)。在ＲＴＳ１上升沿時，幀圖像寫入控制器控制采集２５６行象素數(shù)據(jù)作為奇場圖像；在ＲＴＳ１下降沿時，順次采集下面的２５６行象素數(shù)據(jù)作為偶場圖像，其余的圖像行數(shù)據(jù)丟棄。使用５１２Ｋ%26;#215;８ｂｉｔ的靜態(tài)存儲器（ＳＲＡＭ），恰好可以存放一幀５１２%26;#215;５１２%26;#215;２%26;#215;８ｂｉｔ的圖像。在合成一幀圖像時，對應的奇場圖像的第ｎ個象素和偶場圖像的第ｎ個象素在存儲器內位置相差５１２%26;#215;２%26;#215;８ｂｉｔ，幀圖像寫入控制器通過把ＲＴＳ１（奇偶場有效）信號作為寫入圖像數(shù)據(jù)的幀存儲器地址信號中的Ａ１，把場中有效行的計數(shù)輸出信號作為幀存儲器地址信號中的Ａ１[１８:１２],把行中有效象素的計數(shù)輸出信號作為幀存儲器地址信號中的Ａ１[１０:０],從而實現(xiàn)隔行信號變逐行信號存儲在一圖像幀存儲器中。圖４為圖像采集同步信號時序圖。當采集完一幀圖像數(shù)據(jù)時，幀圖像寫入控制器產(chǎn)生ＲＤＹ１信號，通知乒乓開關。 在ＣＰＬＤ內部構造一個乒乓開關控制模塊，自動完成幀間讀寫兩個通道接口的切換。其中幀圖像寫入控制器產(chǎn)生的寫圖像幀的地址信號Ａ１[１８:０]、寫控制信號ＷＲ＃和ＳＡＡ７１１３的ＶＰＯ[７:０]組成了圖像幀寫通道的始端接口；ＤＳＰ讀圖像幀的地址線信號Ａ２[１８:０]、讀控制信號Ｒ／Ｗ＃和數(shù)據(jù)線的低８位信號ＤＩ[７:０]組成了圖像幀讀通道的終端接口；ＲＤＹ１、ＲＤＹ２(ＦＸ０)作為幀切換就緒信號觸發(fā)通道的切換。開始采集圖像數(shù)據(jù)時，幀切換就緒信號ＲＤＹ１、ＲＤＹ２同時為假，圖像幀寫通道的始端接口信號與圖像幀Ａ的接口信號ＲＤ、ＷＥ＃、Ａ[１８:０]和Ｄ[７:０]連接；ＳＡＡ７１１３的當前幀圖像數(shù)據(jù)寫入幀存儲器Ａ；同時，圖像幀讀通道的終端接口與圖像幀Ｂ的接口信號連接，ＤＳＰ從幀Ｂ中取出前一幀圖像數(shù)據(jù)進行處理；當前幀的圖像數(shù)據(jù)采集完時，幀圖像寫入控制器停止采集數(shù)據(jù)，置ＲＤＹ１為真；同理，當ＤＳＰ在處理完前一幀圖像時，設置引腳ＦＸＯ置ＲＤＹ２為真。乒乓開關模塊在檢測到ＲＤＹ１、ＲＤＹ２同時為真時，切換通道的接口，此時圖像幀寫通道的始端接口與圖像幀Ｂ的接口連接；ＳＡＡ７１１３的當前幀圖像數(shù)據(jù)寫入幀存儲器Ｂ；圖像幀讀通道的終端接口與圖像幀存儲器Ａ的接口信號連接，ＤＳＰ從幀存儲器Ａ中取出前一幀圖像數(shù)據(jù)進行處理。這樣兩幀輪換進行，實現(xiàn)了圖像的實時連續(xù)處理。 在ＤＳＰ和ＳＡＡ７１１３之間所有控制信號的接口邏輯和時序轉換都由ＣＰＬＤ來完成,增加了可靠性，簡化了ＰＣＢ的版面，并且可以編程修改，提高了使用的靈活性。圖4 圖像數(shù)據(jù)采集同步信號時序圖４ Ｓ５９３３與ＤＳＰ之間的接口設計 Ｓ５９３３的三種數(shù)據(jù)傳輸方式有不同的特點，應用于不同的場合。 Ｓ５９３３信箱方式不支持猝發(fā)(Ｂｕｒｓｔ)傳輸，由８個３２位信箱寄存器組成，可從兩個方向進行訪問。它們平均分為兩類，分別用于ＰＣＩ接口和ＡＤＤ－ＯＮ接口之間的雙向信息傳輸。主機和擴展邏輯都可以通過查詢或中斷方式獲悉任一信箱寄存器的任一字節(jié)的空滿狀態(tài)，并通過相應地址訪問該字節(jié)。Ｓ５９３３的信箱寄存器映射在ＤＳＰ的Ｉ／Ｏ空間中，從而可以實現(xiàn)ＤＳＰ對信箱的直接操作，數(shù)據(jù)速率較低，故系統(tǒng)中只使用這種方式傳輸命令和狀態(tài)信息，例如ＰＣ機通知ＤＳＰ設備關閉；ＤＳＰ通知上層已經(jīng)傳送完數(shù)據(jù)（處理完的數(shù)據(jù)的大小不是固定的）等。 Ｓ５９３３的ＦＩＦＯ方式主要由兩個接口共用的兩個３２%26;#215;８比特的ＦＩＦＯ、讀或寫地址寄存器以及讀或寫計數(shù)器組成。兩個ＦＩＦＯ分別作為ＰＣＩ和ＡＤＤ－ＯＮ接口之間的雙向緩沖區(qū)。Ｓ５９３３提供了快捷方式：一組專門用于ＦＩＦＯ方式傳輸?shù)目刂萍盃顟B(tài)信號，包括ＦＩＦＯ寄存器的直接讀、寫以及狀態(tài)信號等，用以提高數(shù)據(jù)傳輸速度，但此信號組只能工作在Ｓ５９３３為主控設備的情況下。Ｓ５９３３作為目標設備時，內部ＦＩＦＯ只是作為一般的寄存器，ＰＣＩ總線如同訪問信箱寄存器那樣訪問它們，操作比較直觀，但不支持猝發(fā)傳輸，極大地限制了傳輸速度；Ｓ５９３３作為主控設備時，ＦＩＦＯ方式可進行ＤＭＡ方式的猝發(fā)傳輸，Ｓ５９３３可以通過ＦＩＦＯ接口啟動ＤＭＡ傳輸周期，傳輸過程不需要ＣＰＵ的干預，傳輸?shù)乃俾逝c外部設備的數(shù)據(jù)傳輸速率有關，可以得到很高的數(shù)據(jù)傳輸速率。Ｓ５９３３的ＤＭＡ數(shù)據(jù)傳輸啟動方式有兩種：ＰＣＩ總線接口啟動和ＡＤＤ－ＯＮ總線接口啟動。啟動方式?jīng)Q定于由哪個接口設置讀或寫地址寄存器以及讀或寫計數(shù)器：ＰＣＩ總線接口啟動方式是由ＰＣＩ總線主設備（一般是ＰＣ機的客戶程序）設置ＤＭＡ相關寄存器發(fā)起ＤＭＡ傳輸?shù)模唬粒模模希慰偩€接口啟動方式是由外部邏輯電路（一般是外部插卡上的ＣＰＵ）設置ＤＭＡ相關寄存器發(fā)起ＤＭＡ傳輸?shù)摹? Ｓ５９３３的ＰＡＳＳ－ＴＨＲＵ方式使主機以內存映射方式訪問ＡＤＤ－ＯＮ接口的存儲空間，只能工作在Ｓ５９３３是目標設備的情況下，且外部接口需要邏輯電路的支持，故不常用。本系統(tǒng)是圖像處理的一個實驗平臺，既要求數(shù)據(jù)傳輸率高，又要求有一定的升級功能和靈活性。因此，系統(tǒng)采用ＦＩＦＯ數(shù)據(jù)傳輸方式。當采集的圖像數(shù)據(jù)量大且要求傳輸速度高時，可以采用ＦＩＦＯ方式中的ＰＣＩ總線接口啟動ＤＭＡ方式，使用ＤＭＡ傳輸；有一些應用場合，要傳送的數(shù)據(jù)個數(shù)不明確，例如圖像壓縮后的數(shù)據(jù)量是不一定的，可以使用外加總線接口啟動ＤＭＡ的傳輸方式傳送壓縮圖像，而用信箱方式傳送命令和圖像狀態(tài)信息。在這種方式下，Ｓ５９３３的外加總線操作寄存器全部映射在ＴＭＳ３２０Ｃ３２ ＤＳＰ的選通控制信號ＩＯＳＴＲＢ＃控制的空間中，使ＤＳＰ對ＰＣＩ接口傳輸?shù)臄?shù)據(jù)的控制十分簡單，就象操作自身的外圍接口一樣。Ｓ５９３３與ＤＳＰ之間的硬件接口的具體連接方式如圖５所示。 Ｓ５９３３和ＤＳＰ之間的硬件連接,就是利用ＤＳＰ的讀寫信號Ｒ／Ｗ＃、地址選通控制信號ＩＯＳＴＲＢ＃、外部設備就緒信號ＲＤＹ＃和部分地址信號以及Ｓ５９３３的ＦＩＦＯ狀態(tài)信號ＷＲＦＵＬＬ進行簡單的時序和邏輯組合，生成對Ｓ５９３３的外加總線接口的讀寫控制信號：ＷＲ＃、ＲＤ＃、ＳＥＬＥＣＴ＃、ＡＤＲ[６:２]、ＢＥ[３:０]、ＷＲＦＩＦＯ＃。Ｓ５９３３的數(shù)據(jù)總線與ＤＳＰ的數(shù)據(jù)總線相連接，數(shù)據(jù)線寬度為３２位，以便提供盡可能高的傳輸速率。 本文采用ＰＣＩ接口芯片Ｓ５９３３、ＤＳＰ芯片ＴＭＳ３２０Ｃ３２和視頻輸入處理芯片ＳＡＡ７１１３設計實現(xiàn)的視頻圖像處理實驗平臺系統(tǒng)可以實現(xiàn)圖像的高速連續(xù)采集，進行圖像壓縮、圖像處理等算法的驗證，達到了系統(tǒng)設計的目標。本系統(tǒng)具有使用靈活、升級方便等特點?？紤]到ＤＳＰ芯片的內部ＲＡＭ有限，程序不能完全在片內運行，在進行一些復雜的圖像處理運算時，速度會受到限制，故本系統(tǒng)僅適用于靜態(tài)圖像的處理算法研究。