多DSP系統(tǒng)實現(xiàn)雷達(dá)極化信號兩對IQ的采集和處理

摘要：基于雷達(dá)極化信號處理技術(shù)，設(shè)計了一種多DSP方案，實現(xiàn)對雷達(dá)極化信號兩對IQ的采集和極化處理。主要包括：采集和校正、極化參數(shù)估計、極化濾波、極化檢測、PCI接口等功能單元。介紹通過總線開關(guān)多DSP共享數(shù)據(jù)的方法、多DSP之間的時序控制、PCI訪問存儲器等幾個難點(diǎn)問題。 關(guān)鍵詞：極化 多DSP系統(tǒng) 總線開關(guān) 時序 系統(tǒng)設(shè)計的背景是接收和處理L波段脈沖體制窄帶警戒雷達(dá)變極化改裝后輸出的雙路IQ信號。雙路正交天線接收和下變頻解調(diào)系統(tǒng)的框圖見圖1。水平IQ信號反映了雷達(dá)目標(biāo)回波水平方向反射的幅度和相位信息，垂直IQ信號反映了雷達(dá)目標(biāo)回波垂直方向反射的幅度和相位信息。綜合雙路IQ信息，可以得到雷達(dá)目標(biāo)回波的極化狀態(tài)。極化處理單元的設(shè)計是本文討論的重點(diǎn)。 1 極化信號采集和處理系統(tǒng)電路的設(shè)計 1.1 電路設(shè)計概況 電路提供了極化采集和處理的硬件平臺。功能單元包括：采樣和校正、術(shù)化特征參數(shù)計算單元、虛擬極化加權(quán)單元、根據(jù)檢測單元、總控單元以及PCI接口等。圖1電路實現(xiàn)框圖如圖2、圖3所示。該電路的特點(diǎn)是功能模塊化、邏輯編程控制。多DSP（4片TMSC5402）同時工作，靈活方便地實現(xiàn)各種極化算法。 1.2 采集和幅相校正 極化信號的采集要求四路信號保持良好的幅相一致性。因此四路信號經(jīng)過信號調(diào)理和AD采樣后，在CPLD1中做FIR幅相校正。修正包括天線通道在內(nèi)的通道不一致以及正交垂直度的誤差。 1.3 總線開關(guān)和DSP數(shù)據(jù)共享 四路數(shù)字化的IQ信號存放在乒乓存儲的DPRAM中，由CPLD做總線開關(guān)切換邏輯，使極化數(shù)據(jù)可以被DSP1和DSP2單片分時共享。圖21.4 極化特征參數(shù)估算單元（DSP2） 該單元利用采集到的極化數(shù)據(jù)，估算目標(biāo)或者雜波的特征極化。采用TI公司的C5402DSP完成。TMS320C54x系列是TI公司TMS320 DSP家族中的一個定點(diǎn)DSP系列。該系列采用16位先進(jìn)的修正哈佛總線結(jié)構(gòu)，內(nèi)建具有高度并行性的邏輯算術(shù)單元、專用硬件邏輯、豐富的片上外設(shè)以及多種片上存儲器組織，由于采用6級深度的指令流水線，大大提高了程度的執(zhí)行?；緟?shù)如下：時鐘頻率100MHz，單指令周期10ns，片上雙口RAM（DARAM）16K字，片上ROM 4K字。數(shù)據(jù)/程序空間為64K/64K字，還有6個DMA通道。DSP2讀取數(shù)字化的極化數(shù)據(jù)，并差別如在工作窗口之內(nèi)，則啟動估算程序。估算出的目標(biāo)或雜波的特征極化，送到DPRAM中，由DSP1單元讀走。 1.5 幅相加權(quán)單元（DSP1） 該單元對采集的極化數(shù)據(jù)進(jìn)行虛擬加權(quán)處理。權(quán)系數(shù)來自于極化特征參數(shù)估算單元（DSP2）。加權(quán)運(yùn)算后的數(shù)據(jù)通過FIFO緩存以后，DA輸出。另外也可以送到下一個DSP單元做極化檢測等處理。圖31.6 極化檢測和合并單元（DSP3） 該單元接收經(jīng)過DSP1單元做極化濾波處理的極化數(shù)據(jù)，做極化檢測算法驗證。同時做點(diǎn)跡合并，送到FIFO緩存。通過PCI接口送到顯控計算機(jī)，顯示極化運(yùn)算效果。該單元也采用C5402DSP完成。 1.7 總控單元（DSP4） 該單元是整個電路的總控。傳達(dá)顯示計算機(jī)的操作模式指令到各個分單元。觀察窗口的建立、按方位排序和取消等工作也由該單元完成。另外，極化參數(shù)估算單元的結(jié)果也通過該單元送到DPRAM中緩存。顯控計算機(jī)通過PCI接口讀取極化參數(shù)。該單元采用TI TMS C5402完成。1.8 PCI接口 PCI接口采用PLX9054實現(xiàn)。采用C模式。顯控計算機(jī)讀寫FIFO和DPRAM，實現(xiàn)傳達(dá)工作模式控制極化參數(shù)讀取以及極化處理后數(shù)據(jù)讀取的任務(wù)。 1.9 SDC方位單元 該單元接收雷達(dá)自整角機(jī)送來的400Hz方位信號，通過SDC模塊轉(zhuǎn)換成數(shù)字量。CPLD對SDC模塊做邏輯控制和方位數(shù)字量的緩存。方位信息一路送到PCI接口給顯示計算機(jī)；一路送到DSP2單元，判斷方式是否進(jìn)入預(yù)定的工作窗口。 1.10 邏輯控制 板上所有邏輯均由CPLD或者FPGA控制。靈活方便，易于修改。 2 幾個難點(diǎn)問題的設(shè)計 2.1 總線開關(guān)實現(xiàn)多DSP共享數(shù)據(jù) 圖4方法用的芯片多，對板上的譯碼控制、印制板走線都帶來困難。設(shè)計采用了總線切換和乒乓讀的方式見圖5，用一片CPLD實現(xiàn)兩個DSP對一組數(shù)據(jù)的分享。方法是DSP1先讀上面兩片DPRAM，與此同時，DSP2讀下面兩片DPRAM。也就是DSP1數(shù)據(jù)總線掛在上面兩片DPRAM上，DSP2數(shù)據(jù)總線掛在下面兩片DPRAM上。當(dāng)DSP1讀完后發(fā)信號SW_EN1置1申請交換。同樣，DSP2讀完后也發(fā)SW_EN2置1申請交換。如果SW_EN1和SW_EN2均為1，即可以交換，DSP1上數(shù)據(jù)線掛在下兩片DPRAM，而DSP2數(shù)據(jù)線掛在上兩片DPRAM上。實現(xiàn)兩個DSP共享交叉讀一組雙口RAM數(shù)據(jù)。注意：切換發(fā)生后，產(chǎn)生一個信號SW_BUS，兩個DSP各自采樣到這個信號，表示可以讀另外兩片DPRAM的數(shù)據(jù)了。從時序圖6上可以看到，總線切換后，有20ns左右的不穩(wěn)定期。所以在收到SW_BUS信號為1時，DSP要延時20ns再讀另外的兩片DPRAM。也就是DSP讀操作前加兩個NOP指令。 2.2 多DSP時序配合 系統(tǒng)上有4片DSP，各DSP均以雷達(dá)重復(fù)脈沖為工作節(jié)拍產(chǎn)生中斷，各分系統(tǒng)任務(wù)在一個雷達(dá)中斷完成。每個DSP處理數(shù)據(jù)的流程都是：讀數(shù)、處理、輸出。當(dāng)DSP用到前面DSP處理后的數(shù)時，要比前面的DSP工作節(jié)拍慢一個中斷周期。如圖7，DSP1處理第n周期時，DSP3在處理第n-1周期的數(shù)。DSP3接收DSP1處理后的放在FIFO中的數(shù)據(jù)，DSP3處理的數(shù)據(jù)和DSP1處理的數(shù)據(jù)時間上相差一個中斷時間，也就是一個雷達(dá)脈沖周期。圖62.3 PCI接口訪問存儲器設(shè)計 設(shè)計采用基于PLX9054的數(shù)據(jù)采集方案；采用9054 C模式、PCI局部端掛存儲器的方法。PCI總線通過9054讀取采集卡中存于FIFO的DPRAM中的數(shù)據(jù)。設(shè)計工作非常簡單。用戶所做的工作為三個： 一是燒與串行EEPROM值。設(shè)置自己對系統(tǒng)的有關(guān)資源分配、中斷等信息的要求。 二是對PCI局部總線的地址并結(jié)合相關(guān)控制線進(jìn)行譯碼，選通相應(yīng)的存儲器。圖7三是利用windriver提供的驅(qū)動程序，在系統(tǒng)上編寫讀寫PCI設(shè)備的應(yīng)用程序。 這樣，就很方便地實現(xiàn)了PCI設(shè)備的數(shù)據(jù)采集。