Mentor率先推出第三代驗證平臺EVP

　　Veloce OS3 和 Mentor VIP將企業(yè)仿真變成一個世界級的高性能資源數(shù)據(jù)中心

　　為了提升企業(yè)在硬件加速器上的投資，并使之成為真正的企業(yè)級驗證資源，硬件加速器仿真必須進行從以項目為導(dǎo)向的工程實驗工具轉(zhuǎn)變成以數(shù)據(jù)中心為主體的全球性資源的改革。改革的第一步是要消除內(nèi)置在線仿真(ICE)纏結(jié)的線路、速度適配器和實體設(shè)備，而用虛擬設(shè)備替代它們。 Veloce OS3 VirtuaLAB外圍設(shè)備是立即可重配的,可支持多個項目，并能迅速切換優(yōu)先項目。重新配置是可以實現(xiàn)的，因為VirtuaLAB的主機是標(biāo)準(zhǔn)的數(shù)據(jù)中心計算機，而不是專有的硬件設(shè)施。

照片：Mentor的Veloce是一組大型機器，在空調(diào)房中工作。

　　OS3企業(yè)服務(wù)器能夠有效地管理全球硬件仿真加速器資源，并將其導(dǎo)入商業(yè)隊列管理器中，形成一個單一的高容量實體。企業(yè)服務(wù)器決定著每項工作的優(yōu)先順序，能夠立即暫停低優(yōu)先級的工作，轉(zhuǎn)而為高優(yōu)先級的工作服務(wù)。

　　Veloce OS3還能為硬件加速器添加先進的驗證功能，包括PSL/SystemVerilog斷言，功能覆蓋率和低功耗的UPF。這使得高性能的覆蓋率收斂流程和運行應(yīng)用程序軟件關(guān)鍵的SoC子系統(tǒng)的流片前性能分析成為可能。為了最大程度地復(fù)用驗證平臺，按照UVM/RTL標(biāo)準(zhǔn)，為仿真模式和加速模式專門設(shè)計的Mentor驗證IP。這些特性使得仿真到硬件加速模式的無縫轉(zhuǎn)換成為現(xiàn)實，在不影響功能的情況下，可比單獨的仿真性能提高1000倍。

　　新型Visualizer調(diào)試器和軟件調(diào)試組件

　　有了片上系統(tǒng) (SoC)設(shè)計軟件，設(shè)計團隊就可將大部分的驗證時間用于調(diào)試。因此，提高從模塊到系統(tǒng)的調(diào)試效率就變得十分重要。新型Visualizer調(diào)試器是一個單一的調(diào)試解決方案，與仿真和硬件加速器緊密相連，具備處理當(dāng)今最大SoC的容量和性能。Visualizer調(diào)試器提供了高效的RTL、門級和測試平臺的調(diào)試，包括自動追蹤以快速精確定位出錯誤的根本原因，協(xié)議和事務(wù)級調(diào)試，一整套自帶的UVM和SystemVerilog基于類的調(diào)試功能，以及低功耗UPF調(diào)試。仿真和硬件加速的交互模式和后仿真模式都具有上述功能 。

　　在具備啟動OS的功能后，SoC signoff 解決方案才得以完善。軟件調(diào)試操作系統(tǒng)時往往需要比較多的思考時間，而硬件加速器處于空閑狀態(tài)。OS3將思考時間轉(zhuǎn)移到Codelink® 工具上，Codelink® 工具可以支持多達10倍于通過單用戶JTAG調(diào)試的工程師的數(shù)量，并且回放軟件執(zhí)行的速度高達100MHz。利用OS3，硬件加速器可以全速執(zhí)行一個又一個任務(wù)而軟件進行離線調(diào)試。所有這些功能結(jié)合在一起，能夠在設(shè)計周期中最大程度地提高調(diào)試效率并盡可能早地啟動OS。

　　小結(jié)

　　EVP實際上就是把虛擬原型、架構(gòu)分析和軟硬件加速仿真結(jié)合在一起，使從最初的設(shè)計創(chuàng)意、硅片制造到成品的整個過程，均從基本驗證引擎中提取出來。