新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種基于SDR SDRAM的視頻數(shù)據(jù)邏輯分析存儲(chǔ)器設(shè)計(jì)

一種基于SDR SDRAM的視頻數(shù)據(jù)邏輯分析存儲(chǔ)器設(shè)計(jì)

作者: 時(shí)間:2014-07-16 來(lái)源:網(wǎng)絡(luò) 收藏

  AM存儲(chǔ)器初始化完成后,AM中的所有bank處于空閑狀態(tài)。根據(jù)系統(tǒng)需求,AM驅(qū)動(dòng)模塊向控制器發(fā)送讀、寫、刷新等命令。根據(jù)命令的優(yōu)先級(jí)進(jìn)行判斷,優(yōu)先處理哪一個(gè)命令,正在執(zhí)行的命令優(yōu)先級(jí)最高,其次為刷新命令,再次為其他命令,這種命令優(yōu)先級(jí)的機(jī)制能夠有效提高的工作效率。

本文引用地址:http://m.butianyuan.cn/article/249783.htm

  進(jìn)行的主要操作為讀寫操作,本系統(tǒng)設(shè)計(jì)中SDRAM采用的是非全頁(yè)的8bit突發(fā)讀寫模式,數(shù)據(jù)寬度是16bit,由于接收的數(shù)據(jù)為網(wǎng)口數(shù)據(jù),僅使用其中的4bit寬度,這是由網(wǎng)口數(shù)據(jù)線寬度決定的。系統(tǒng)中,接收FIFO接收的數(shù)據(jù)深度由SDRAM接口模塊寫入,當(dāng)接收FIFO接收到規(guī)定數(shù)值的寫入數(shù)據(jù)后,SDRAM接口模塊向SDRAM控制器發(fā)出寫命令,命令監(jiān)控模塊接收命令和地址,并將接收到的命令進(jìn)行譯碼。命令譯碼模塊從命令監(jiān)控模塊獲得寫地址和譯碼后的命令,并將其變?yōu)檫m合SDRAM接收的命令。數(shù)據(jù)傳輸模塊負(fù)責(zé)數(shù)據(jù)傳輸路徑和寫入。

  當(dāng)SDRAM存儲(chǔ)器中的數(shù)據(jù)大于等于8個(gè)時(shí),控制器跳轉(zhuǎn)至讀進(jìn)程,與寫進(jìn)程相似,命令監(jiān)控模塊獲得讀命令和地址,將命令進(jìn)行譯碼,傳輸給命令譯碼模塊,譯碼為適合SDRAM的命令,SDRAM將數(shù)據(jù)從接收地址處開始讀出,以8bit突發(fā)讀的形式將數(shù)據(jù)打入輸出FIFO中。

  

 

  SDRAM開始工作后在不同的工作狀態(tài)和過程中進(jìn)行跳轉(zhuǎn),這些工作狀態(tài)和過程主要包括空閑狀態(tài)、初始化過程、讀過程、寫過程、刷新過程等,狀態(tài)或過程的跳轉(zhuǎn)通過命令協(xié)調(diào)過程完成,SDRAM工作狀態(tài)轉(zhuǎn)移如圖3所示。需要注意的是,如果SDRAM設(shè)置為自動(dòng)刷新模式,由于刷新命令的優(yōu)先級(jí)在讀寫命令之前,SDRAM在狀態(tài)跳轉(zhuǎn)時(shí)會(huì)優(yōu)先跳轉(zhuǎn)至自動(dòng)刷新過程中。

  3 硬件測(cè)試結(jié)果

  本系統(tǒng)在altera公司的QuartusII平臺(tái)上搭建完成,硬件上采用了雙網(wǎng)口設(shè)計(jì),芯片型號(hào)為DP83848,SDR SDRAM芯片為Micron半導(dǎo)體公司生產(chǎn)的MT48LC16M16A2,F(xiàn)PGA芯片為CycloneIII系列的EP3C120F484C8,采用Modelsim SE 10.1a完成前期軟件仿真,在QurtusII自帶的嵌入式儀完成硬件仿真。測(cè)試結(jié)果仿真波形圖如圖4、5所示。

  

 

  

 

  N1_RXD為網(wǎng)口接收數(shù)據(jù),經(jīng)過系統(tǒng)對(duì)數(shù)據(jù)包的判定,該數(shù)據(jù)包是具有TS流幀結(jié)構(gòu)的音視頻數(shù)據(jù),UDP模塊輸出UDP數(shù)據(jù)與輸入數(shù)據(jù)完全一致,而非UDP模塊輸出為0,實(shí)現(xiàn)了音視頻數(shù)據(jù)的過濾和分流。

  N1_RXD是整個(gè)系統(tǒng)最初網(wǎng)口輸入數(shù)據(jù),dataout為系統(tǒng)輸出數(shù)據(jù),dq是SDRAM雙向數(shù)據(jù)總線。由圖5可見,系統(tǒng)輸出數(shù)據(jù)與輸入數(shù)據(jù)一致,符合設(shè)計(jì)要求。其中輸出數(shù)據(jù)最后將導(dǎo)入SD卡,或直接在PC平臺(tái)上進(jìn)行各類仿真處理。

  4 結(jié)論

  系統(tǒng)硬件測(cè)試結(jié)果表明,SDRAM突發(fā)存儲(chǔ)的操作特點(diǎn)能夠滿足對(duì)高速傳輸?shù)拇罅恳粢曨l數(shù)據(jù)的采集和實(shí)時(shí)處理,能夠?qū)崿F(xiàn)系統(tǒng)對(duì)音視頻數(shù)據(jù)進(jìn)行識(shí)別過濾、采集、檢測(cè)以及存儲(chǔ)的需求,從而代替SIGNALTAPII完成對(duì)采集下來(lái)的數(shù)據(jù)進(jìn)行觀測(cè)和調(diào)試的功能,可靠性高,符合系統(tǒng)設(shè)計(jì)的要求。

存儲(chǔ)器相關(guān)文章:存儲(chǔ)器原理



上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: SDR SDRAM 邏輯分析

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉