基于嵌入式技術的MultiBus－CPU模塊設計

引 言

　　MultiBus-CPU模塊是基于AT91RM9200微控制器的智能化多總線測控模塊。該CPU模塊主要實現對下位機的控制，并建立基于Modbus-RTU總線協(xié)議的總線通信體系結構，讓系統(tǒng)設備可以無縫接入基于Modbus-RTU模式的總線系統(tǒng)，可靠、實時、準確地實現工業(yè)現場數據采集、信號輸出等功能；同時，提供標準視頻接口用于顯示16位色圖像，提供標準音頻輸入輸出接口用于實現錄放音功能。該模塊作為嵌入式開發(fā)環(huán)境的核心，可實現人機界面的交互操作和顯示、海量數據的存儲、多串口、多USB口、音頻信號輸入輸出、以太網口等接口；運行Linux操作系統(tǒng)，可以快速搭建面向應用的嵌入式應用系統(tǒng)。

1 MultIBus-CPU模塊軟件設計方案

　　為了滿足實際應用對實時性的要求，MultiBus-CPU模塊軟件采用了Linux 2.6.21操作系統(tǒng)。其中，Linux 2.6的內核任務可以被搶占，這一特性使得Linux 2.6內核適用于實時系統(tǒng)和嵌入式系統(tǒng)中。驅動程序在Linux環(huán)境下進行開發(fā)，應用層采用標準的通信協(xié)議——Modbus協(xié)議，控制設備可以連成工業(yè)網絡進行集中監(jiān)控。通過一致的Modbus接口，MultiBus-CPU模塊與擴展下位機均可作為對等設備在工業(yè)網絡中進行對話，使得各個設備無縫接人到工業(yè)控制網絡中。MNtiBus-CPU模塊支持現階段工業(yè)測控系統(tǒng)中最常用的以太網(UDP)通信及RS485通信協(xié)議。因此，本模塊在與其他功能模塊進行通信時，采用Modbus-RTU數據通信方式，利用以太網(UDP)／RS485總線進行數據的發(fā)送與接收，實現對各功能模塊的集中監(jiān)控。軟件總體結構如圖1所示。

2 MultiBus-CPU模塊硬件設計方案

　　硬件設計原理圖如圖2所示。MultiBus-CPU模塊選用Atmel公司的AT91RM9200為主處理器，融合了ARM920T ARM Thumb處理器。其工作于180 MHz時性能高達200 MIPS；具備存儲器管理單元，可以運行Linux等實時操作系統(tǒng)；具備10／100 Base-T型以太網卡接口，只需外擴一個PHY即可實現以太網通信；具備USB 2.0全速(12 Mb／s)主機雙端口，可以擴展鍵盤、鼠標、U盤等標準外設。

　　主處理器AT91RM9200具備5個串口：1個DEBUG串口，設計為RS232接口，可以直接連接PC的串口進行調試；1個RS485接口，可以與其他功能模塊的RS485接口組成網絡；其余3個串口均設計為RS232接口。

　　通過CPU模塊的外部總線和Epson公司的S1D13506顯示芯片擴展了一個VGA接口，分辨率為640×480，256色。IS41LVl6100為其提供獨立顯存，容量為1M×16位，支持EDO PAGE模式。

　　GL850A芯片是一個低功耗的USB 2.0 HUB控制器，AT91RM9200本身的USB HOST接口通過GL850A芯片擴展為4個USB HOST接口。

　　DS3231是精度非常高的I2C集成實時時鐘。其精度在0～40℃內高達±2 ppm，在-40～85℃內精度可達±3.5ppm；板載電池，掉電后可以保持時間；可為系統(tǒng)提供秒、分、小時、日、日期、月、年等信息，具有自動閏年調整功能。

　　WM8731是一個低功耗網絡音頻編解碼器(CODEC)，具有輸出功率放大器和可編程采樣速率設定功能。WM8731芯片通過I2S接口與CPU連接，為CPU模塊擴展了音頻信號的輸入輸出接口，使系統(tǒng)具備音頻采樣功能，音頻信號數字化后可以通過以太網傳送。

　　DM9161為10／100M快速以太網物理層單芯片收發(fā)器，H1102為網絡隔離變壓器，用于實現10／100M自適應的可靠網絡傳輸功能。

　　MultiBus-CPU模塊通過增加顯示控制芯片及其驅動實現了顯示接口，系統(tǒng)運行信息可以直接通過VGA顯示器顯示出來，大大提高了人機交互的可操作性。

3 顯示模塊硬件設計方案

　　3.1 接口芯片選擇

　　接口芯片選用Epson公司生產的大規(guī)模顯示控制器S1D13506。它是以SEDl354控制器為基礎發(fā)展起來的具有更多功能的LCD顯示控制器，支持全類型、大規(guī)模的LCD及CRT／TV顯示器。S1D13506內置RAMDAC(Random Access Memory Digital-to-Analog Converter，隨機數模轉換記憶體)硬件X-Y軸轉置二維加速器，共有114個寄存器，可以靈活地設置各種不同的顯示方式。

　　3.2 接口硬件設計