一種基于CCD技術(shù)的鋼管長(zhǎng)度測(cè)量系統(tǒng)設(shè)計(jì)

　　3．1．2 脈寬調(diào)制器的實(shí)現(xiàn)

　　脈寬調(diào)制器主要是實(shí)現(xiàn)脈沖信號(hào)的占空比，由TCDl206SUP驅(qū)動(dòng)時(shí)序圖中可以得CCD的復(fù)位脈沖RS的頻率為1 MHz，占空比為l：3。實(shí)現(xiàn)1：3調(diào)制方法很多，可以采用VHDL有限狀態(tài)機(jī)(FSM)進(jìn)行設(shè)計(jì)，設(shè)定SO、S1、S2 3種不同的狀態(tài)，有效脈沖到達(dá)時(shí)，狀態(tài)機(jī)由SO依次轉(zhuǎn)換到S2。在S2狀態(tài)時(shí)，狀態(tài)機(jī)輸出為高電平“1”，其他狀態(tài)輸出低電平“O”，從而實(shí)現(xiàn)占空比1：3調(diào)制。在本系統(tǒng)的設(shè)計(jì)中，采用QuartusⅡ的圖形輸入設(shè)計(jì)方式。運(yùn)用兩輸入信號(hào)相異或來(lái)實(shí)現(xiàn)。

　　3．1．3 脈沖信號(hào)發(fā)生器、反相器的實(shí)現(xiàn)

　　脈沖信號(hào)發(fā)生器由晶體振蕩器構(gòu)成，輸出頻率為4 MHz的時(shí)鐘脈沖，作為FPGA的外部時(shí)鐘，而反相器則可以用一非門電路就可以實(shí)現(xiàn)。

　　把上述各部分所產(chǎn)生的symbol用QuartusⅡ提供的Graphic Editor編輯連接起來(lái)。進(jìn)行整體模塊仿真，其結(jié)果如圖4所示。從仿真結(jié)果看，達(dá)到設(shè)計(jì)要求。

　　3．2 信號(hào)調(diào)理電路

　　信號(hào)調(diào)理器是測(cè)試系統(tǒng)的重要部分，它在數(shù)據(jù)采集系統(tǒng)之前對(duì)傳感器輸出信號(hào)進(jìn)行調(diào)理，從而提高了數(shù)據(jù)采集系統(tǒng)的性能和可靠性。常用的調(diào)理內(nèi)容主要有放大、隔離、濾波、通道切換和直接傳感器調(diào)理等。根據(jù)設(shè)計(jì)要求，本信號(hào)調(diào)理電路主要是將CCD傳感器的信號(hào)進(jìn)行放大，隔離和濾波，考慮到工業(yè)應(yīng)用系統(tǒng)中采集的信號(hào)弱、干擾大，頻率低等特點(diǎn)，放大電路采用由兩片AD526構(gòu)成的程控放大電路(PGA)和美國(guó)BB公司生產(chǎn)的IS0130隔離放大電路兩部分組成，具有良好的暫態(tài)抗擾性和優(yōu)良的抗離頻噪聲性能等優(yōu)點(diǎn)，能有效地抑制共模干擾電壓，F(xiàn)P-GA通過(guò)對(duì)SWO、SWl和SW2的控制，改變放大器的放大倍數(shù)，提高測(cè)量的靈敏度；A／D轉(zhuǎn)換器則選用AD770l，AD7701是單片16位A／D轉(zhuǎn)換電路，僅為0．001 5％的線性誤差，采用LC2工藝技術(shù)制造，內(nèi)置自校準(zhǔn)電路，串行輸出接口，可方便地與單片機(jī)配接。同時(shí)具有功耗低、精度高、抗干擾能力強(qiáng)等特點(diǎn)，適合于在要求精度較高的儀器儀表、秤重計(jì)量、參數(shù)檢測(cè)、數(shù)據(jù)采集和其他測(cè)量設(shè)備；濾波電路則利用FPGA的可編程功能，生成FIR濾波器內(nèi)核，實(shí)現(xiàn)對(duì)信號(hào)的濾波處理。信號(hào)調(diào)理原理圖如圖5所示。