串行RapidIO連接功能增強DSP協(xié)處理能力

并行和串行I/O

SelectIO技術(shù)幾乎可在設(shè)計中實現(xiàn)客戶所需的任何并行源同步接口。使用SelectIO接口，可方便地針對40多種不同的電氣標(biāo)準(zhǔn)創(chuàng)建符合行業(yè)標(biāo)準(zhǔn)的各類接口，也可創(chuàng)建專用接口。SelectIO接口提供的最大速率為700Mbps(單端)和1.25Gbps(差分)。

所有Virtex-5 LXT FPGA都裝有一個GTP收發(fā)器，運行速度介于100Mbps到3.2Gbps之間。另外，GTP收發(fā)器在業(yè)界屬于最低功率MGT之一，每個收發(fā)器的功率小于100mW。引入用來簡化設(shè)計的成熟設(shè)計技術(shù)和方法后，高速串行設(shè)計的流程變得簡單快捷。

另外，通過新設(shè)計工具(RocketIO收發(fā)器向?qū)cIBERT)和新硅片性能(TX和RX均衡與內(nèi)置偽隨機位序列(PRBS)生成器和檢查器)，可以開發(fā)移植架構(gòu)的各種功能和優(yōu)勢，從并行I/O標(biāo)準(zhǔn)到30多種串行標(biāo)準(zhǔn)及新興的串行技術(shù)。

DSP模塊

每個DSP48E Slice可提供550MHz的性能水平，允許您創(chuàng)建要求單精度浮點性能的各類應(yīng)用，如多媒體、視頻和圖像應(yīng)用以及數(shù)字通信。這擴展了器件的功能，使其優(yōu)于之前的器件，同時還提供了功率優(yōu)勢，動態(tài)功耗的降低幅度超過了40%。Virtex-5 FPGA中還增加了DSP48E Slice的數(shù)量，這些模塊相對于可用邏輯資源及存儲器的比率從而得到了優(yōu)化。

集成I/O模塊

所有Virtex-5 LXT FPGA器件都具備一個端點模塊，用來實現(xiàn)PCIe功能。通過這種硬IP端點模塊，只需簡單地重新進行配置即可不費吹灰之力輕松地從x1擴展至x2和x4 或x8。該模塊(x1、x4和x8鏈路)已通過嚴(yán)格的PCI-SIG兼容性和協(xié)同工作能力測試，用戶可放心用于PCIe。

另外，所有Virtex-5 LXT FPGA器件均裝有三態(tài)以太網(wǎng)媒體訪問控制器(TEMAC)，速度可達10/100/1,000Mbps。該模塊可提供專用以太網(wǎng)功能，再結(jié)合 Virtex-5 LXT RocketIO收發(fā)器和SelectIO技術(shù)，可方便您與許多網(wǎng)絡(luò)器件進行連接。

利用針對PCIe和以太網(wǎng)的這兩種模塊，可以創(chuàng)建一系列定制包處理和網(wǎng)絡(luò)產(chǎn)品，這些產(chǎn)品可大幅降低資源利用率和功耗。通過使用Xilinx FPGA中提供的這些各式資源，可以輕松創(chuàng)建并部署智能解決方案。

讓我們看一下利用SRIO和DSP技術(shù)的一些系統(tǒng)設(shè)計示例。

SRIO嵌入式系統(tǒng)應(yīng)用

可以考慮圍繞基于x86架構(gòu)的CPU構(gòu)建一個嵌入式系統(tǒng)。CPU架構(gòu)已高度優(yōu)化，可輕易滿足要求玩弄數(shù)字于股掌的各類應(yīng)用。您可以輕松地在使用 CPU資源的硬件和軟件中實現(xiàn)各類算法，以執(zhí)行不需要進行大量乘法運算的電子郵件、數(shù)據(jù)庫管理以及文字處理等功能。性能以每秒鐘所產(chǎn)生的指令/運算為數(shù)百萬還是數(shù)十億來衡量，而效率通過完成特定運算所需的時間/周期來衡量。

需進行大量定點和浮點運算的高性能應(yīng)用在處理數(shù)據(jù)時需花費較長時間。這方面的示例包括信號過濾、快速傅里葉變換、矢量乘法和搜索、圖像/視頻分析和格式轉(zhuǎn)換以及簡單的數(shù)字處理算法。在DSP中實現(xiàn)的高端信號處理架構(gòu)可輕松執(zhí)行這些任務(wù)，并可優(yōu)化此類運算。這些DSP的性能以每秒鐘進行多少次乘法和累加運算來衡量。

您可以方便地設(shè)計使用CPU和DSP的嵌入式系統(tǒng)，以充分利用兩種處理技術(shù)。圖6表示使用FPGA、CPU和DSP架構(gòu)的系統(tǒng)示例。

圖6 基于CPU的可擴展、高性能、嵌入式系統(tǒng)

高端DSP中的主要數(shù)據(jù)互連為SRIO。x86 CPU中的主要數(shù)據(jù)互連為PCIe。如圖6所示，您可輕松部署FPGA以擴展DSP應(yīng)用或?qū)﹄x散數(shù)據(jù)互連標(biāo)準(zhǔn)(如PCIe和SRIO)進行橋接。

在圖6所示系統(tǒng)中，PCIe系統(tǒng)由根聯(lián)合體芯片組托管。SRIO系統(tǒng)由DSP托管。32/64位PCIe地址空間(基址)可智能化地被映射至34 /66位SRIO地址空間(基址)。PCIe應(yīng)用可通過存儲器或I/O讀寫與根聯(lián)合體進行通信。這些事務(wù)會通過NRead/NWrite/SWrite輕松映射至SRIO空間。

在Xilinx FPGA中設(shè)計此類橋接功能很簡單，因為這些Xilinx端點功能模塊、PCIe和SRIO的后端接口都很相似。這樣，“包隊列”模塊便可執(zhí)行從PCIe 到SRIO或反方向的交叉任務(wù)，從而建立可穿越兩個協(xié)議域的包流。

SRIO DSP系統(tǒng)應(yīng)用

在DSP處理為主要架構(gòu)要求的應(yīng)用中，系統(tǒng)架構(gòu)可按圖7進行設(shè)計。

圖7 DSP密集型陣列

基于Virtex-5 FPGA的DSP處理與系統(tǒng)中的其他DSP器件結(jié)合即可構(gòu)成智能協(xié)處理解決方案。如果使用SRIO作為數(shù)據(jù)互連，整個DSP系統(tǒng)解決方案就可以方便地進行擴展。此類解決方案能夠適應(yīng)未來的發(fā)展變化，提供了延伸性，而且受多種形狀因子的支持。在DSP密集型應(yīng)用中，通過將相應(yīng)處理任務(wù)卸載至x86架構(gòu)中可實現(xiàn)快速數(shù)字分析或數(shù)據(jù)處理。使用Virtex-5 FPGA可輕易地連接PCIe子系統(tǒng)和SRIO架構(gòu)，從而實現(xiàn)高效功能卸載。

SRIO基帶系統(tǒng)應(yīng)用

現(xiàn)有3G網(wǎng)絡(luò)正在以較快的步伐邁向成熟，OEM也在為緩解特定容量和覆蓋率問題而部署新的形狀系數(shù)。要解決此類特殊問題，對市場趨勢做出評估，基于 FPGA的DSP架構(gòu)是理想選擇，該架構(gòu)將SRIO用作數(shù)據(jù)層面標(biāo)準(zhǔn)。另外，早期DSP系統(tǒng)可快速升級，變?yōu)榭焖?、低功耗FPGA DSP架構(gòu)，從而獲得可擴展性優(yōu)勢。

如圖8中的系統(tǒng)所示，您可以對Virtex-5 FPGA進行設(shè)計，以滿足現(xiàn)有對天線流量的線速率處理需求，還可通過SRIO提供與其他系統(tǒng)資源間的連接?，F(xiàn)有早期DSP應(yīng)用的固有并行連接速度較慢，因可應(yīng)用于Virtex-5 FPGA的SRIO端點功能的存在，移植這些應(yīng)用極為方便。

圖8 可擴展基帶上行鏈路/下行鏈路卡

本文小結(jié)

SRIO正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的DSP為中心。在Xilinx器件中實現(xiàn)SRIO架構(gòu)的主要優(yōu)勢包括：

1. 整個SRIO端點解決方案的可用性；
2. 靈活性和可擴展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級別的產(chǎn)品；
3. 通過新GTP收發(fā)器和65nm技術(shù)實現(xiàn)了低功耗；
4. 通過CORE Generator軟件GUI工具輕松進行配置；
5. 與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗證，支持其器件上的SRIO連接；
6. 通過使用PCIe和TEMAC等集成I/O模塊，實現(xiàn)了系統(tǒng)集成，從而降低了總體系統(tǒng)成本。

另外，Virtex-5 FPGA所具備的DSP資源可在功耗、性能和帶寬方面滿足現(xiàn)有早期DSP系統(tǒng)的要求。更多優(yōu)勢還體現(xiàn)在系統(tǒng)集成方面，諸如以太網(wǎng)MAC的功能模塊、用于 PCIe的端點模塊、處理器IP模塊、存儲元件及控制器等等。另外，由于IP核的詳盡列表支持在FPGA中進行多種源整合，可以大大節(jié)省總體系統(tǒng)成本。