基于FPGA和DSP組合的無線基站

　　
符號級處理
　　
OFDMA中的符號級功能包括子信道化和解子信道化、信道判斷、均衡和循環(huán)前綴插入以及消除功能。時間—頻率變換和頻率—時間變換，分別用于FFT和IFFT實(shí)現(xiàn)。
　　
信道判斷和均衡可以離線執(zhí)行，這涉及更多有關(guān)控制算法，適合用DSP實(shí)現(xiàn)。相反，F(xiàn)FT和IFFT功能是規(guī)則的數(shù)據(jù)通路功能，這包括非常高速下的復(fù)雜乘法，適合于用FPGA實(shí)現(xiàn)。
　　
圖2示出包含在高端FPGA(Altera公司StratixⅡ器件)內(nèi)的嵌入式DSP單元。DSP處理器通常有多達(dá)8個專用乘法器，而StratixⅡ器件有多達(dá)384專用乘法器，提供的吞吐量高達(dá)346GMAC，這比現(xiàn)有的DSP高出一個量級。

圖2 FPGA中的嵌入式DSP單元　
　　
當(dāng)基站采用先進(jìn)的多天線技術(shù)(如空時編碼STC，聚束和MIMO方法)，F(xiàn)PGA和DSP間信號處理能力的巨大差別更加明顯。OFDM-MIMO組合被廣泛認(rèn)為是現(xiàn)在和將來WiMAX和LTE無線系統(tǒng)較高數(shù)據(jù)率的關(guān)鍵促進(jìn)因素。
　　
圖1示出應(yīng)用在基站中的多發(fā)送和接收天線。在這種配置中，對于每個天線流的符號處理是單獨(dú)實(shí)現(xiàn)，在MIMO譯碼執(zhí)行前產(chǎn)生單個位級數(shù)據(jù)流。在串行狀態(tài)用DSP實(shí)現(xiàn)操作時，符號級復(fù)雜性隨天線數(shù)線性增加。例如，用兩個發(fā)送和兩個接收天線時，F(xiàn)FT和IFFT功能消耗1GHz DSP近60%(假設(shè)變換大小是2048點(diǎn))。相反，用FPG實(shí)現(xiàn)多天線基計算是非常有效的。FPGA提供并行處理和時間多路轉(zhuǎn)換來自多路天線間數(shù)據(jù)。
　　
多天線方法提供較高的數(shù)據(jù)率、陣列增益、分集增益和同信道干擾抑制。聚束和空間多路傳輸MIMO技術(shù)也是計算密集的，涉及矩陣分解和相乘。特別的Cholesky分解，QR分解和奇異值分解功能通常是解線性方程組。當(dāng)這些功能很快用盡DSP能力時，而FPGA很適合實(shí)現(xiàn)這些功能。利用FPGA的并行性，采用更加成效的心縮式陣列結(jié)構(gòu)方案。
　　
數(shù)字IF處理
　　
圖3示出來自基帶信道極的數(shù)據(jù)，送到RF板進(jìn)行數(shù)字中頻處理，包括數(shù)字上變頻(DUC)、CFR和DPD。數(shù)字IF擴(kuò)展了基帶域到天線范圍之外的數(shù)字信號處理。這增加了系統(tǒng)靈活性，并降低了制造成本。此外，數(shù)字頻率變換比傳流的模擬技術(shù)，能提供更大的靈活性和更高的性能(在衰減和選擇性方面)。

圖3 數(shù)字RF處理功能
　　
需要CFR和DPD功能來改善用在基站中放大器效率。這些功能也有助于大大降低RF板的總成本。CFR和DPD包含復(fù)雜的乘法，取樣率可高達(dá)100MSPS以上。類似于DUC，在接收端需要數(shù)字下變頻(DDC)把IF頻率變?yōu)榛l。DUC和DDC都采用復(fù)雜的濾波器結(jié)構(gòu)，包括有限脈沖響應(yīng)(FIR)和級聯(lián)積分梳狀(CIC)濾波器。先進(jìn)的FPGA提供運(yùn)行速度高達(dá)350MHz的數(shù)百個18×18乘法器。這不僅提供并行處理多信道的平臺，而且也是一個經(jīng)濟(jì)集成單芯片方案。
　　
有效的設(shè)計方法
　　
隨著標(biāo)準(zhǔn)的穩(wěn)定，對基站靈活性的要求將降低，而成本變?yōu)橐粋€主要的成功因素。選擇FPGA將會大大地節(jié)省成本。
　　
混合FPGA/DSP基平臺，為無線基站提供一種有效的設(shè)計方法。產(chǎn)品成功的關(guān)鍵是根據(jù)系統(tǒng)吞吐量要求和成本考慮在FPGA和DSP之間進(jìn)行合理分配。這將保證產(chǎn)品最終不僅僅只是可縮放的和經(jīng)濟(jì)的，而且靈活、可配置適合多個標(biāo)準(zhǔn)。