CMOS混頻器的設計技術

引 言

近年來，無線通信技術得到了迅猛地發(fā)展。它對收發(fā)信機前端電路提出的新要求是：高的工作頻率，低電壓，低功耗，高度集成。實現(xiàn)小型化以及低功耗的一種 可行性方法是實現(xiàn)收發(fā)機射頻電路和基帶電路的單片集成，這也是收發(fā)信機設計的最終目標。由于數(shù)字處理部分的面積通常占到芯片面積的75%以上，集成度及功 耗等指標的要求使得不可能以CMOS以外的其他工藝實現(xiàn)，所以只有實現(xiàn)CMOS集成射頻前端，才能實現(xiàn)單片集成。CMOS工藝向0. 25um以下的迅速發(fā)展，使上述愿望的實現(xiàn)變?yōu)榭赡堋?. 18umCMOS工藝的特征頻率f T 可達60GHz，0. 15um的可達80GHz。混頻器是射頻前端電路中實現(xiàn)頻譜搬移的器件，是十分重要的模塊。本文將介紹CMOS混頻器的基本原理，基本實現(xiàn)結構以及當前的 電路設計技術。

混頻器的基本原理

混頻器必須是非線性或是時變的，以提供所需的頻率變換。它的核心是對射頻信號(RF)和本振信號(LO)在時間域的相乘。


這樣就得到含有輸入和頻和差頻的輸出信號，輸出信號幅度與RF 信號和LO信號幅度的乘積成正比。

CMOS混頻器的基本結構

設計者首先面臨的問題是選擇合適的混頻器結構。由于單端結構不可能完全消除非線性，且電源抑制比較差，混頻器結構通常采用差分形式。這些結構實現(xiàn)輸入信號相乘，并消去高次項和共模成分。

MOS管電壓電流關系的簡單模型可表示為：

可見，利用MOS管的電壓電流關系，采用適當?shù)慕Y構，可以通過乘法來進行混頻?；趯崿F(xiàn)乘法的MOS管的工作區(qū)，可將混頻器分為如下幾類：

(1)工作于線性區(qū)的MOS混頻器
這一類是利用MOS管工作于線性區(qū)的電流電壓關系，來實現(xiàn)乘法。分為兩種實現(xiàn)方式：① 利用式(1)中的vGS vDS項實現(xiàn)乘法，② 利用式(1)中的v2DS實現(xiàn)乘法。

(2)工作于飽和區(qū)的MOS混頻器
這一類是利用工作于飽和區(qū)的MOS管的電流電壓關系來實現(xiàn)乘法，利用的是式(2)中的v2GS項。

(3)開關混頻器

圖1是一個典型的開關混頻器的電路結構圖，本振信號LO起到控制MOS管的開和關的作用。直流電壓V LO，DC與V BB，DC的選擇應滿足：

V LO，DC- V BB，DC= V T (V T 是MOS管的閾值電壓)

如果電路完全對稱，所用的LO信號也對稱，則輸出的信號譜中不含偶次分量及直流分量。開關混頻器的主要優(yōu)點在于：CMOS管非常近似于一個理想的開關；MOS管中的偏置電流為0，所以閃爍噪聲小。

還有一種很常用的開關混頻器是Gilbert 混頻器。電路原理見圖2。圖2 中，M3、M6 是跨導級，起到將輸入RF 信號電壓轉換成電流的作用，M1、M2、M4、M5 在LO信號的控制下交替開和關，實現(xiàn)頻率變換。Gilbert 混頻器的優(yōu)點在于增益高，端口到端口的隔離度大。

(4)采樣混頻器
CMOS可以實現(xiàn)很好的開關，可以利用采樣—保持電路來實現(xiàn)混頻，在高頻的帶限信號以頻率被采樣。根據(jù)調制信號的N yquist 采樣定理，為了不發(fā)生混疊，所需的采樣頻率f S不能小于調制的RF 信號的帶寬的兩倍，而不是必須為最高頻率的兩倍。f s的值依賴于帶寬和信號的絕對頻率位置。圖3給出了采樣的原理。圖4是一個采樣—保持電路作為采樣混頻器的例子。

采樣混頻器的優(yōu)點是線性度高，本振信號為基帶采樣頻率，與射頻信號離得較遠，沒有由于LO泄漏引起的雜散輻射。對采樣—保持電路的要求是不僅要有足夠的帶寬，還要有低的時鐘抖動，這對采樣時鐘的相位噪聲要求很高。采樣混頻的缺點是采樣

不僅將信號變換到中頻，也將輸入的噪聲折疊到輸出端，所以噪聲增加的倍數(shù)約為RF 帶寬/IF 帶寬。由于RF 帶寬通常比中頻帶寬大許多，采樣混頻器的噪聲指數(shù)可能很大(例如25 dB)。這樣，這種混頻器線性度高的優(yōu)點通常被噪聲性能差所抵消，混頻器的總動態(tài)范圍并不比一般的混頻器好(甚至可能更差)。從理論上來說，可以利用有足 夠增益的LNA來克服混頻器噪聲的影響，但是實現(xiàn)同時擁有高增益和高線性度的LNA很難。因此，必須謹慎選用采樣混頻。

混頻器的電路設計技術

對于CMOS混頻器，設計目標和關鍵技術主要有：高線性度，低電壓，低功耗，直流失調小(主要針對直接下變頻的接收機)，低噪聲系數(shù)。在具體實現(xiàn)時，通常是在這幾個指標之間取得折衷。

(1)提高線性度
理想的混頻器，輸出信號的幅度應與輸入信號的幅度成正比，輸出信號的無用雜散分量少(因為鄰帶可能會有干擾)，這就是在混頻器中線性度的意義。3dB下降 點和IIP3(輸出基頻電平與三階互調輸出相等時的輸入信號電平)都可用來描述混頻器的線性度?；祛l器處理的信號幅度比低噪聲放大器大，因此要不成為接收 機動態(tài)范圍的瓶項，它必須有足夠的線性度。

Gilbert 類型的混頻器中跨導的線性度限定了整個混頻器的線性度下界。因此，在設計中，重要的工作是加大跨導的線性。運用泰勒級數(shù)展開得到了跨導的IIP3與電路參數(shù)之間的關系。分析了開關混頻器的非線性失真。對于高頻混頻器，不能忽略MOS管寄生電容對線性度的影響，這時，混頻器的跨導應被視為有記憶電路，采用 VOlttera級數(shù)進行分析精度較高。我們利用VOlttera級數(shù)對CMOS高頻跨導進行了線性度分析，得到了跨導的IIP3與各電路參數(shù)(工作電 壓，MOS管溝道長度，溝道寬度，寄生電容等)之間關系的解析表達式，與仿真得到的結果十分接近。我們對跨導進行了UMC流片，測試結果驗證了解析表達式 的正確性。

跨導的線性化可以通過逐段逼近的方法，圖5中，每一個差分對在一段輸入范圍內是線性的，疊加起來就構成更大范圍內的線性跨導，如圖6 所示。

另一種提高混頻器線性度的結構是前面提到的采樣混頻器，與Gilbert 混頻器相比，它在線性度上有所改進，但噪聲指數(shù)更大、功耗增加，需要更加復雜的電路。

(2)　降低工作電壓和功耗
隨著CMOS工藝向亞微米發(fā)展，能處理的電壓也隨之下降，例如，0. 18um的CMOS工藝只能工作于1. 8V以下的電壓。在手機中，工作電壓和功耗一起影響了手機電池的壽命、大小以及重量。降低電壓和功耗已成為射頻前端電路設計的重要目標。只有當前端電路的 功耗能夠與雙極工藝相當時，CMOS在射頻集成電路中才會具有競爭力。

為了降低供電電壓，可以通過減少堆疊MOS管的數(shù)目，也可采用電感與電容得到低電壓的混頻器結構。圖7 是我們新設計的一個混頻器電路，其中M1工作于線性區(qū)，M1在LO信號控制下，其等效電阻表達式中有一項與LO信號的幅度成正比，M2 工作于飽和區(qū)，相當于一個線性跨導，將輸入RF 電壓信號轉化成與RF信號幅度成正比的電流，這個電流流過與本振信號幅度成正比的電阻，得到的輸出電壓v 中就含所要的混頻項。這個結構由于避免了堆疊MOS管，可以工作于很低的電壓。以此電路結構為核心電路的混頻器已進行UMC流片，測試結果驗證了混頻器的 功能。

(3)　降低直流失調

直流失調的產生有以下幾個原因：
① 混頻器輸入的器件失配；

② 本振信號泄漏到射頻信號端口，自混頻到直流；

③ 本振信號通過外部導線耦合到天線端發(fā)射出去，被外部物體反射回來。

④ 很大的鄰近信道的干擾信號泄漏到本振端口，與本振信號一起泄漏到射頻端，與本振相乘，被下變頻。這種失調是潛伏性的，因為它們的幅度隨接收機的位置和方向 而改變，很難除去。

迄今為止，主要有四種方法去除直流失調：
① 對沒有直流信號或寬帶調制的系統(tǒng)，可利用高通濾波或交流耦合。但這對于一些系統(tǒng)，例如GSM系統(tǒng)不適用，這種系統(tǒng)的功率譜在直流處為最大值，

② 利用數(shù)字無線標準中的空閑時間來消除失調。在這個空閑時間內測量失調，除去失調。這僅當在接收兩個突發(fā)信號的間隔時間內失調不變時才有效。在這個間隔之間 的強干擾信號可能會導致錯誤的測量，

③ 數(shù)字控制的模擬自適應抵消技術?；祛l器的輸出由ADC采樣，使用dualloop 算法，可在數(shù)字域檢測出時變的失調，這些用來消除混頻器的失調，

④ 諧波混頻器。見圖8，把LO的一半頻率的信號加到本振輸入端，LO端和RF 端的管子都工作在飽和區(qū)，產生的LO頻率與RF 頻率進行混頻，這樣產生的直流失調小，而且由于輸入的信號頻率低，本振泄漏也減小了。通過測試結果可知，這個電路的直流失調比一般的混頻器電路的直流失調 要小44dB。

(4)降低噪聲

影響CMOS混頻器性能的主要噪聲源有電阻的熱噪聲和MOS管的熱噪聲和閃爍噪聲。

對開關形式的Gilbert 混頻器進行了噪聲分析。在有些電路中，MOS管工作于弱反型區(qū)，且寬長比做得較大，這樣不僅提高了增益，噪聲也減小。

結論

本文介紹了CMOS混頻器的性能指標，并從提高線性度，降低電壓和功耗，降低直流失調，降低噪聲系數(shù)等幾個方面詳細討論了當前的CMOS混頻器的主要設計技術。以供同行參考。