仿真與測量相結(jié)合運用在射頻產(chǎn)品設(shè)計中

縮短產(chǎn)品開發(fā)周期一直以來都是研發(fā)機(jī)構(gòu)的主要目標(biāo)。減少開發(fā)時間的方法之一是將設(shè)計和測試工作同步進(jìn)行——即通常遵循V型圖產(chǎn)品開發(fā)模式。這種方法已經(jīng)應(yīng)用于汽車業(yè)和航空業(yè)。

　　在這些行業(yè)中，最終的產(chǎn)品是一個高度復(fù)雜的“由系統(tǒng)組成的系統(tǒng)”，V型圖的左側(cè)是設(shè)計，右側(cè)代表的是測試/驗證(如圖1所示)。V型圖真正的含義是指在整個系統(tǒng)開發(fā)完成之前，即開始對子系統(tǒng)進(jìn)行測試和驗證，從而實現(xiàn)更高的效率。

　　圖1： 當(dāng)設(shè)計大型的“由系統(tǒng)組成的系統(tǒng)”時，從V型圖中可以很方便地看出：哪些子系統(tǒng)可以獨立于整個系統(tǒng)進(jìn)行測試。

　　并行設(shè)計和測試的方法，例如V型圖方法，在具有高度管制環(huán)境的行業(yè)中已經(jīng)得到了普遍應(yīng)用，而且這些方法在其它行業(yè)以及其它類型的設(shè)備中的使用也在不斷增加。例如，在半導(dǎo)體和消費電子行業(yè)，更短的產(chǎn)品生命周期和日益復(fù)雜的產(chǎn)品復(fù)雜性迫使企業(yè)不斷地減少產(chǎn)品開發(fā)時間。

　　根據(jù)2009年 McKinsey公司對半導(dǎo)體IC設(shè)計過程的調(diào)查(www.mckinsey.com/Client_Service/Semiconductors/Latest_thinking/Getting_More_out_of_semiconductor_RD)，半導(dǎo)體行業(yè)的產(chǎn)品生命周期與產(chǎn)品開發(fā)類型的比例大約是汽車行業(yè)的三分一。McKinsey公司的此項調(diào)查還估算出一個新半導(dǎo)體設(shè)計的平均開發(fā)時間大約是19個月。因此，他們認(rèn)為企業(yè)的研發(fā)能力是一個關(guān)鍵區(qū)分因素。

　　由于在產(chǎn)品開發(fā)過程中提高研發(fā)能力是企業(yè)的當(dāng)務(wù)之急，并行設(shè)計和測試的理念已經(jīng)遍及整個電子行業(yè)。實行這一目標(biāo)的一個關(guān)鍵方法是增加電子設(shè)計自動化(EDA)仿真軟件和測試軟件間的連通性，并一直貫徹至組件級。

　　開發(fā)過程中的軟件使用

　　為了理解產(chǎn)品設(shè)計流程中仿真軟件的作用，理解軟件在產(chǎn)品開發(fā)的設(shè)計和測試兩個階段中的作用是很重要的。在初步設(shè)計和仿真中，EDA軟件用于仿真產(chǎn)品的物理或者電氣特性。實際上，我們可以認(rèn)為EDA軟件是一種實用工具，可以使用數(shù)學(xué)模型來表示被測設(shè)備(DUT)在一系列輸入的條件下產(chǎn)生的輸出——然后向設(shè)計師展示這些參數(shù)指標(biāo)。

　　在產(chǎn)品開發(fā)的驗證/確認(rèn)階段，工程師們使用軟件的環(huán)境略有不同——在真正的原型上自動進(jìn)行測量。但是，與設(shè)計和仿真階段相似的是，驗證/確認(rèn)階段需要EDA軟件工具使用的那些測量算法。

　　圖2：在整個開發(fā)周期中，軟件起著關(guān)鍵作用。

　　當(dāng)前的EDA軟件的一個新特性是能夠不斷提高EDA環(huán)境和測試軟件間軟件之間連通性。更具體地說，這種連通性能夠?qū)崿F(xiàn)：(1)現(xiàn)代的EDA軟件環(huán)境推動測量軟件的發(fā)展，以及(2)測量自動化環(huán)境能夠?qū)崿F(xiàn)EDA設(shè)計環(huán)境的自動化。

　　連通設(shè)計和測試軟件環(huán)境的好處之一是，它允許設(shè)計工程師在設(shè)計過程的早期階段就使用更為豐富的測量算法。這不僅讓工程師在設(shè)計過程中及早地了解其設(shè)計相關(guān)的重要信息，而且還能夠?qū)碜则炞C/確認(rèn)過程的測量數(shù)據(jù)與仿真建立關(guān)聯(lián)。增加EDA和測試環(huán)境的連通性的第二個好處是，它允許測試工程師在設(shè)計過程中更快地開發(fā)工作測試代碼——最終減少復(fù)雜產(chǎn)品的上市時間。

　　EDA豐富了測量的內(nèi)容

　　EDA和測試軟件的連通性改進(jìn)產(chǎn)品設(shè)計過程的方法之一是提供了更豐富的測量。從根本上說，EDA工具使用行為模型來預(yù)測新設(shè)計產(chǎn)品的行為。但可惜的是，仿真設(shè)計的驗證所使用的測量標(biāo)準(zhǔn)，與用于驗證最終產(chǎn)品的測量標(biāo)準(zhǔn)完全不同——這使得關(guān)聯(lián)仿真和測量數(shù)據(jù)變得相當(dāng)困難。

　　一個日益明顯的趨勢是：在設(shè)計和測試過程中使用相同的工具鏈——這種趨勢最終能夠使工程師將測量結(jié)果及早引入到設(shè)計流程中。

　　例如，考慮一個蜂窩多模式RF功率放大器的設(shè)計案例。過去，這種類型的放大器使用RF EDA工具來設(shè)計和建模，如AWR Microwave Office。在EDA環(huán)境中，工程師們通常“測量”RF的特性，如效率、1-dB壓縮點，并通過仿真獲取這些參數(shù)。但是，最終的產(chǎn)品必須應(yīng)用額外的RF測量標(biāo)準(zhǔn)，以符合公開發(fā)布的蜂窩通信標(biāo)準(zhǔn)，例如，GSM/EDGE、 WCDMA、和 LTE。

　　從過去來看，針對特定標(biāo)準(zhǔn)的參數(shù)測量數(shù)據(jù)，例如LTE標(biāo)準(zhǔn)的誤差向量幅度(EVM)和相鄰信道泄露比(ACLR)，都需要連接被測設(shè)備的測量儀器，因為其測量方法非常復(fù)雜。而展望未來，由于EDA軟件和自動化軟件之間的連通性，能夠在EDA環(huán)境中的仿真設(shè)備上實現(xiàn)這些復(fù)雜的測量算法, 因此，工程師能夠及早地在設(shè)計階段就識別出系統(tǒng)相關(guān)的或者復(fù)雜產(chǎn)品相關(guān)的問題，從而大大地縮短產(chǎn)品的設(shè)計時間。

　　產(chǎn)品開發(fā)流程的并行化

　　將設(shè)計和測試過程連通的另一個趨勢是：使用EDA生成的行為模型，可加速產(chǎn)品驗證/確認(rèn)過程和生產(chǎn)測試軟件的開發(fā)。過去，導(dǎo)致產(chǎn)品設(shè)計過程中效率低下的原因之一就是：對于一個特定的產(chǎn)品，只有在完成第一個物理原型后，才能夠開始開發(fā)測試代碼。

　　改進(jìn)這一過程的方法之一就是：針對一個特定的產(chǎn)品設(shè)計，建立其軟件原型，并將其作為編寫特性測試或產(chǎn)品測試代碼時的待測設(shè)備(DUT)。通過這一方法，特性測試或產(chǎn)品測試軟件的開發(fā)過程能夠與產(chǎn)品的設(shè)計過程并行，從而減少產(chǎn)品投向市場的總體時間。

　　以Medtronic公司的工程師在最近的一個起搏器產(chǎn)品設(shè)計過程中所使用的方法為例，他們采用了一個新的軟件工具，將Mentor Graphics EDA環(huán)境與NI LabVIEW軟件連通。在連通這兩個軟件環(huán)境之后，Medtronic公司的工程師可以在生產(chǎn)出實際的產(chǎn)品之前，就開始著手建立一個測試工作站。這種設(shè)計方法所實現(xiàn)的固有的并行機(jī)制，能夠讓工程師比過去更快地將產(chǎn)品推向市場。

　　Mentor Graphics公司系統(tǒng)工程部門的副總裁Serge Leef指出：“將EDA工具和我們的測試軟件連通，能夠在開發(fā)產(chǎn)品的同時開發(fā)測試工作站，并將測試結(jié)果更早地反饋至開發(fā)過程中，通過開發(fā)過程與測試過程的并行運行，而非串行運行，大大地縮短產(chǎn)品設(shè)計周期。”

圍爐夜話系列：還原射頻工程師真實的技術(shù)人生